Ghid de proiectare intel AN 837 pentru HDMI FPGA IP
Ghid de proiectare pentru HDMI Intel® FPGA IP
Ghidurile de proiectare vă ajută să implementați IP-urile Intel FPGA de interfață multimedia de înaltă definiție (HDMI) folosind dispozitive FPGA. Aceste ghiduri facilitează designul plăcilor pentru interfețele video HDMI Intel® FPGA IP.
- Ghidul utilizatorului HDMI Intel FPGA IP
- AN 745: Ghid de proiectare pentru interfața Intel FPGA DisplayPort
Ghid de proiectare IP HDMI Intel FPGA
Interfața HDMI Intel FPGA are canale de date și ceas de semnalizare diferențială minimizată de tranziție (TMDS). Interfața are, de asemenea, un canal de date de afișare (DDC) al Asociației de standarde video electronice (VESA). Canalele TMDS transportă date video, audio și auxiliare. DDC se bazează pe protocolul I2C. Nucleul HDMI Intel FPGA IP folosește DDC pentru a citi Datele de identificare a afișajului extins (EDID) și pentru a schimba informații de configurare și stare între o sursă HDMI și un receptor.
HDMI Intel FPGA IP Board Design Sfaturi
Când vă proiectați sistemul HDMI Intel FPGA IP, luați în considerare următoarele sfaturi de proiectare a plăcii.
- Utilizați nu mai mult de două vias pe urmă și evitați via stubs
- Potriviți impedanța perechii diferențiale cu impedanța ansamblului conector și cablu (100 ohm ±10%)
- Minimizați deformarea între perechi și intra-perechi pentru a îndeplini cerința de declinare a semnalului TMDS
- Evitați direcționarea unei perechi diferențiale peste un spațiu din planul de dedesubt
- Utilizați practici standard de proiectare PCB de mare viteză
- Utilizați schimbători de nivel pentru a îndeplini conformitatea electrică atât la TX, cât și la RX
- Utilizați cabluri robuste, cum ar fi cablu Cat2 pentru HDMI 2.0
Diagrame schematice
Diagramele schematice Bitec din linkurile furnizate ilustrează topologia plăcilor de dezvoltare Intel FPGA. Utilizarea topologiei de legătură HDMI 2.0 necesită să îndepliniți conformitatea electrică de 3.3 V. Pentru a îndeplini conformitatea cu 3.3 V pe dispozitivele Intel FPGA, trebuie să utilizați un comutator de nivel. Utilizați un redriver sau un retimer cuplat cu CC ca comutator de nivel pentru transmițător și receptor.
Dispozitivele furnizorului extern sunt TMDS181 și TDP158RSBT, ambele rulând pe legături cuplate DC. Aveți nevoie de un pull-up adecvat la liniile CEC pentru a asigura funcționalitatea atunci când interoperați cu alte dispozitive de control de la distanță pentru consumatori. Diagramele schematice Bitec sunt certificate CTS. Certificarea este, totuși, specifică la nivel de produs. Designerii platformei sunt sfătuiți să certifice produsul final pentru funcționalitatea corespunzătoare.
Informații conexe
- Diagrama schematică pentru HSMC HDMI Daughter Card Revizia 8
- Diagrama schematică pentru FMC HDMI Daughter Card Revizia 11
- Diagrama schematică pentru FMC HDMI Daughter Card Revizia 6
Detectare conectare la cald (HPD)
Semnalul HPD depinde de semnalul de alimentare +5V de intrare, de examppinul HPD poate fi afirmat numai atunci când este detectat semnalul de alimentare +5V de la sursă. Pentru a interfața cu un FPGA, trebuie să translați semnalul 5V HPD în volumul I/O FPGAtage (VCCIO), folosind un voltagTranslator de nivel e, cum ar fi TI TXB0102, care nu are rezistențe pull-up integrate. O sursă HDMI trebuie să tragă în jos semnalul HPD, astfel încât să poată diferenția în mod fiabil între un semnal HPD plutitor și un volum ridicat.tagSemnal HPD de nivel e. O chiuvetă HDMI +5V semnal de alimentare trebuie să fie tradus în FPGA I/O voltage level (VCCIO). Semnalul trebuie redus slab cu un rezistor (10K) pentru a diferenția un semnal de alimentare plutitor de +5V atunci când nu este condus de o sursă HDMI. O sursă HDMI +5V semnal de alimentare are protecție la supracurent de cel mult 0.5A.
HDMI Intel FPGA IP Display Data Channel (DDC)
HDMI Intel FPGA IP DDC se bazează pe semnalele I2C (SCL și SDA) și necesită rezistențe pull-up. Pentru a interfața cu un FPGA Intel, trebuie să translați nivelul semnalului 5V SCL și SDA în volumul I/O FPGAtage level (VCCIO) folosind un voltagTraducător de nivel e, cum ar fi TI TXS0102, așa cum este utilizat în placa fiică Bitec HDMI 2.0. TI TXS0102 voltagDispozitivul translator de nivel integrează rezistențe interne de tragere, astfel încât să nu fie necesare rezistențe de tragere la bord.
Istoricul revizuirilor documentului pentru AN 837: Ghid de proiectare pentru HDMI Intel FPGA IP
| Versiunea documentului | Schimbări |
| 2019.01.28 |
|
| Data | Versiune | Schimbări |
| ianuarie 2018 | 2018.01.22 | Lansare inițială.
Notă: Acest document conține instrucțiuni de proiectare HDMI Intel FPGA care au fost eliminate din AN 745: Ghid de proiectare pentru interfețele DisplayPort și HDMI și redenumit AN 745: Ghid de proiectare pentru interfața Intel FPGA DisplayPort. |
Intel Corporation. Toate drepturile rezervate. Intel, sigla Intel și alte mărci Intel sunt mărci comerciale ale Intel Corporation sau ale subsidiarelor sale. Intel garantează performanța produselor sale FPGA și semiconductoare conform specificațiilor actuale, în conformitate cu garanția standard Intel, dar își rezervă dreptul de a face modificări oricăror produse și servicii în orice moment, fără notificare. Intel nu își asumă nicio responsabilitate sau răspundere care decurg din aplicarea sau utilizarea oricăror informații, produse sau servicii descrise aici, cu excepția cazului în care Intel a convenit în mod expres în scris. Clienții Intel sunt sfătuiți să obțină cea mai recentă versiune a specificațiilor dispozitivului înainte de a se baza pe orice informații publicate și înainte de a plasa comenzi pentru produse sau servicii.
Alte nume și mărci pot fi revendicate ca fiind proprietatea altora.
ID: 683677
Versiune: 2019-01-28
Documente/Resurse
 |
Ghid de proiectare intel AN 837 pentru HDMI FPGA IP [pdfGhid de utilizare AN 837 Ghid de proiectare pentru HDMI FPGA IP, AN 837, Ghid de proiectare pentru HDMI FPGA IP, Ghid pentru HDMI FPGA IP, HDMI FPGA IP |
