Polar Fire FPGA Splash Kit JESD204B Standalone Interface
Notă de aplicare
AN5978

Introducere

(Pune o întrebare)

This document describes how to run the JESD204B standalone demo design on the Polar Fire ® Splash Board using the JESD204B Standalone Demo GUI application. The GUI application is packaged along with the design files. The demo design is a reference design built using the Polar Fire high-speed transceiver blocks and the CoreJESD204BTX and CoreJESD204BRX IP cores. It operates in Loopback mode by sending the CoreJESD204BTX data to the CoreJESD204BRX IP core through the transceiver lanes, which are looped back on the board. This loopback setup facilitates a standalone JESD interface demo that does not require Analog-to-Digital Converter (ADC) or Digital-to-Analog Converters (DAC).
Microchip Polar Fire devices have embedded, high-speed transceiver blocks that can handle data rates ranging from 250 Mbps to 12.5 Gbps. The transceiver (PF_XCVR) module integrates several functional blocks to support multiple high-speed serial protocols within the FPGA. JESD204B is a high-speed serial interface standard for data converters developed by the JEDEC committee. The JESD204B standard reduces the number of data inputs and outputs between the high-speed data converters and receivers.
Microchip oferă nuclee IP CoreJESD204BTX și CoreJESD204BRX care implementează interfețele emițător-receptor ale standardului JESD204B. Aceste nuclee IP sunt ușor de integrat cu convertoarele de date bazate pe JESD204B pentru a dezvolta aplicații cu lățime de bandă mare, cum ar fi transceivere cu infrastructură wireless, radiouri definite prin software, sisteme de imagistică medicală și comunicații radar și securizate. Aceste nuclee IP acceptă lățimi de legătură de la x1 la x4 și rate de legătură de la 250 Mbps la 12.5 Gbps pe bandă utilizând subclasele 0, 1 și 2.
For more information about the JESD204B interface design implementation, and all the necessary blocks and IP cores instantiated in Libero® SoC, see Demo Design.

The JESD204B standalone interface design can be programmed using any of the following options:

• Using the .job file: Pentru a programa dispozitivul folosind .job file furnizate împreună cu proiectarea files, see Programming the Device Using Flash Pro Express.
• Using Libero SoC: To program the device using Libero SoC, see Running the Demo Design. Use this option when the demo design is modified

Cerințe de proiectare

(Pune o întrebare)

Următorul tabel listează resursele necesare pentru a rula demonstrația.
Tabelul 1-1. Cerințe de proiectare

Cerinţă	Versiune
Sistem de operare	Windows®  10 and 11
Hardware
Polar Fire® Splash Kit with MPF300T-1FCG484E device	Rev. 2 sau o versiune ulterioară
Software	Pentru toate versiunile de software necesare pentru a crea acest design de referință, consultați fișierul readme.txt file prevăzute în proiect files.
Flash Pro Express
GUI executable (provided with the design files)
Libero® SoC

Cerințe preliminare

(Pune o intrebare)

Înainte de a începe, efectuați următorii pași:

• Download and install Libero® SoC (as indicated in the website for this design) on the host PC from Libero SoC Documentation.
• Descărcați designul demonstrativ files din www.microchip.com/en-us/application-notes/an5978.
• Install the GUI application by running the setup.exe file disponibile în design filefolderul s: <$Design_Files_Director>/mpf_an5978_df/GUI
  La sfârșitul instalării, este posibil să vi se solicite să descărcați și să instalați FPGA_GUI_Pack, dacă acesta nu este deja disponibil pe sistemul dumneavoastră.
• Alternatively, you can manually download and install the Microchip FPGA_GUI_Pack.

Important: A Libero® Gold license is required to evaluate your designs using the Polar Fire® Splash Kit.

Proiectare Demo

(Pune o intrebare)

The Polar Fire® JESD204B demo design is developed to interface JESD204B-compliant data converters with Polar Fire devices. The design functions as follows:

1. The DATA_HANDLE_0 block interfaces with the GUI. The GUI enables the selection of either PRBS or waveform input.
2. The DATA_HANDLE_0 block forwards the input selection to the DATA_GENERATOR_0 block, which generates and sends the corresponding input data to the CoreJESD204BTX IP core.
3. The CoreJESD204BTX IP core performs JESD204B transmitter functions based on the configuration and transmits the data to the PF_XCVR (transceiver) IP core.
4. The encoded data is received by the CoreJESD204BRX IP core because the TX and RX lanes of the PF_XCVR block are looped back.
5. The CoreJESD204BRX IP core performs JESD204B receiver functions based on the configuration and transmits the data to the GUI for viewintroducând intrarea selectată.

Important: Când a data error or link error is selected on the GUI, the error generator block generates that error and displays it on the GUI.
The following figure shows the hardware implementation of the JESD204B interface demo.

Figure 3-1. Hardware Implementation Block Diagram

3.1. Design Implementation (Pune o intrebare)
Următoarea figură prezintă implementarea în designul Libero® a demonstrației interfeței JESD204B.

Figura 3-2. Designul interfeței JESD204B

Următorul tabel enumeră semnalele importante de intrare și ieșire ale proiectului.
Tabelul 3-1. Semnale de intrare și ieșire

Semnal	Descriere
Semnale de intrare
LANE0_RXD_P and LANE0_RXD_N	Transceiver receiver differential inputs
ARST_N	External reset obtained from push button switch on board
RX	Receiver of UART interface
REF_CLK_PAD_P_0 and REF_CLK_PAD_N_0	Differential reference clock obtained from the on-board 125 MHz oscillator
SEL_IN[3:0]	Signal mapped to DIPs 1, 2, 3 and 4 of SW8 dip slide switch used to debug the status and errors
Semnale de ieșire
LANE0_TXD_P and LANE0_TXD_N	Transceiver transmitter differential outputs
LED_OUT[7:0]	Signal that indicates whether link is up or down
TX	Transmitter of UART interface

3.2. Configurare IP (Pune o intrebare)
Designul hardware pentru interfața JESD204B include următoarele blocuri.
3.2.1. Data Handle (Pune o intrebare)
Blocul de identificare a datelor (DATA_HANDLE_0) primește informații despre selecția datelor de intrare și generarea erorilor de legătură sau date de la interfața grafică. Acest bloc trimite, de asemenea, datele de ieșire primite de la nucleul CoreJESD204BRX și eroarea de stare a datelor sau a legăturii către interfața grafică pentru viewing.
3.2.2. Data Generator (Pune o intrebare)
Generatorul de date are un generator PRBS și un generator de forme de undă. Generatorul PRBS generează modele PRBS7, PRBS15, PRBS23 și PRBS31. Un mod de inserare a erorilor implementat în generatorul PRBS introduce o eroare în secvența PRBS. Generatorul de forme de undă generează forme de undă sinusoidale, dinți de fierăstrău, triunghiulare și pătrate. Generatorul de date transmite un model de test pe 64 de biți către nucleul JESD204BTX, care transmite ulterior datele către transceiver.
3.2.3. PF_TPSRAM (Pune o intrebare)
Există două instanțe ale blocurilor PF_TPSRAM, blocul PF_TPSRAM_C0 stochează starea legăturii JESD204B înainte de a o trimite către interfața grafică. Blocul PF_TPSRAM_C1 stochează datele primite de la CoreJESD204BRX înainte de a le trimite către interfața grafică.
3.2.4. Error Generator (Pune o intrebare)
Blocul generator de erori (ERR_GEN_0) generează erori de legătură prin trimiterea de date aleatorii între CoreJESD204BTX și PF_XCVR atunci când generarea erorilor de legătură este selectată în interfața grafică.
3.2.5. PRBS_checker (Pune o intrebare)
Verificatorul de date primește date pe 64 de biți de la nucleul IP CoreJESD204BRX și verifică dacă datele primite sunt corecte. Generează un număr de erori și un semnal de stare, care sunt transmise către interfața grafică pentru indicarea stării. Verificatorul de date verifică exclusiv secvențele PRBS generate de generatorul de date.
3.2.6. LED Debug (Pune o intrebare)
Blocul de depanare LED (LED_DEBUG_BLK_0) depanează starea legăturii JESD204B și alte erori. Când legătura este activă, LED-urile 1, 2, 3, 4, 5 și 6 se aprind, în timp ce LED-urile 7 și 8 nu se aprind (când DIP-urile 1, 2, 3 și 4 sunt setate pe nivel scăzut pe comutatorul glisant DIP SW8).
3.2.7. Init_monitor (Pune o intrebare)
When the DEVICE_INIT_DONE signal from Init_monitor block goes high, the transceiver is completely configured. This signal is and ed with ARST_N signal to get proper reset signal for the design.
3.2.8. CORERESET_PF (Pune o intrebare)
CoreReset_PF sincronizează resetarea cu domeniul de ceas specificat de utilizator. Aceasta asigură că, deși aserțiunea este asincronă, negația este sincronă cu ceasul.
3.2.9. CoreJESD204BTX (Pune o intrebare)
CoreJESD204BTX is the transmitter interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.

Figura 3-3. Configuratorul CoreJESD204BTX

For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
3.2.10. CoreJESD204BRX (Pune o întrebare)
CoreJESD204BRX is the receiver interface of the JEDEC JESD204B standard. For this demo design, this IP core is configured in Libero®, as shown in the following figure.
Note: To view Pentru configurația completă, deschideți configuratorul de IP din cadrul designului.

Figura 3-4. Configuratorul CoreJESD204BRX

For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
3.2.11. Transceiver Interface (Pune o intrebare)
The Polar Fire ® high-speed transceiver (PF_XCVR) is a hard IP block designed to support high-speed data rates ranging from 250 Mbps to 12.5 Gbps. In this demo, the transceiver block (PF_XCVR) is configured in 8b10b mode with a Clock Data Recovery (CDR) reference clock of 125 MHz to support 5.0 Gbps data rate.
The Polar Fire transmit PLL (PF_TX_PLL) provides the reference clock feed to the transceiver. The dedicated reference clock (PF_XCVR_REF_CLK) drives the PF_TX_PLL to generate the desired output clock for the 5.0 Gbps data rate.
Următoarea figură arată configurația interfeței transceiver-ului.
Note: To view Pentru configurația completă, deschideți configuratorul de IP din cadrul designului.

Figura 3-5. Configuratorul de interfață al transceiverului

Structura de ceas

(Pune o intrebare)

În designul de referință, există trei domenii de ceas:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Oscilatorul cu cristal de 125 MHz integrat acționează ceasul de referință XCVR, care furnizează semnale de ceas către DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 și C1 și DATA_HANDLE.
Important: Dacă there is a change in the data rate or reference clock of the transceiver, you must reconfigure COREUART.
Următoarea figură arată structura de ceas.
Figura 4-1. Structura de ceas

Resetați Structura

(Pune o intrebare)

The DEVICE_INIT_DONE and external reset signal ARST_N are mapped to pin N4 on the Splash Kit.
These signals initiate the system reset (FABRIC_RESET_N) through the res_syn_0 block.
Semnalul FABRIC_RESET_N din blocul res_syn_0 oferă o resetare directă a următoarelor module:

• CoreJESD204BRX
• CoreJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

În plus, FABRIC_RESET_N este conectat la blocul de sincronizare a resetării, care distribuie semnale de resetare sincronizate către următoarele blocuri funcționale:

• verificator_prbs
• DATE_HANDLE
• GENERATOR_DATE
• ERR_GEN
• LED_DEBUG_BLK
  RX_RESET_N output from the CoreJESD204BRX module supplies reset signals to:
• LANE0_PCS_ARST_N input of the PF_XCVR_0 module
• LED_DEBUG block (EPCS_0_RX_RESET_N)

Următoarea figură arată structura de resetare.
Figura 5-1. Resetați Structura

Simulating the Polar Fire® JESD204B Design

(Pune o intrebare)
Pentru a simula designul, efectuați următorii pași:

1. Start Libero®, and select Project > Tool Profiles….
2. In the Tool ProfileÎn fereastra s, selectați Sinteză și simulare în panourile Instrumente și selectați cele mai recente căi ale directorului de instalare activ pentru aceste două instrumente.

Pentru simulare, răsfoiți designul files, creați proiectul Libero folosind scripturile TCL furnizate și faceți clic pe Simulate, așa cum este evidențiat în Figura 6-2. Pentru mai multe informații, consultați Anexa B: Rularea scriptului TCL.
Este furnizat un banc de testare pentru a simula modelul JESD204B PRBS și selecția formei de undă. Următoarea figură prezintă interacțiunea dintre bancul de testare și proiectare.
Figura 6-1. Interacțiunea dintre bancul de testare și designul demonstrativ JESD204B

Bancul de testare generează selecția de test pentru intrarea PRBS (PRBS7, PRBS15, PRBS23 și PRBS31) și intrarea de formă de undă (undă sinusoidală, undă dințată, undă triunghiulară și undă pătrată). De asemenea, monitorizează semnalele de stare a ieșirii JESD204B (SYNC_N, ALIGNED și CGS_ERR) pentru verificarea fazelor JESD204B și semnalele de stare a ieșirii verificatorului PRBS O_BAD și O_ERROR[4:0].
To simulate the design, in the Design Flow tab, double-click Simulate under Verify Pre Synthesized Design. The Simulate option is highlighted in the following figure.

Figura 6-2. Simularea designului

Când simularea este inițiată, instrumentul de simulare compilează toate sursele de proiectare files, rulează simularea și configurează forma de undă viewer pentru a afișa semnalele de simulare.
Note: In certain cases, a prompt may appear asking for the selection of an active stimulus before starting the simulation. To resolve this, navigate to the Stimulus Hierarchy, right-click PF_JESD204B_SA_TOP_TB_8b (top.v) and select Set as Active Stimulus, as shown in the following figure.
Figura 6-3. Setare ca stimul activ

6.1. Simulation Flow (Ask a Question)
The following steps describe the JESD204B testbench simulation flow:

1. At the start, the NSYSRESET signal resets all of the components.
2. After the transceiver block is initialized, the TB_RX_READY signal is asserted high.
3. The JESD204BRX issues a synchronization request by driving the TB_SYNC_N pin low.
4. The JESD204BRX block checks the k28.5 characters transmitted by the JESD204BTX block.
5. The CGS and ILA phase starts after the TB_SYNC_N signal is asserted high.
6. The testbench checks whether the CGS_ERR signal asserts low or not, and completes the code group synchronization phase.
7. The JESD204BRX link asserts the TB_SYNC_N signal to high.
8. After the successful completion of the CGS phase, the JESD204BTX block starts the Initial Lane
   Alignment (ILA) sequence by transmitting four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
9. The JESD204BRX link starts receiving four multi-frames in the following sequence:
   – First frame at TB_TX_SOMF = 0x8
   – Second frame at TB_TX_SOMF = 0x2
   – Third frame at TB_TX_SOMF = 0x8
   – Fourth frame at TB_TX_SOMF = 0x2
10. The ILA phase test passes if all JESD204BRX DATA_OUT is properly received with frame alignment.
11. After successful completion of the ILA phase, the JESD204BTX block enters into the data phase.
12. In the data phase, the following data is fed to the JESD204BTX block: PRBS7, PRBS15, PRBS23 and PRBS31 using the PRBS generator.
13. Sine, Square, Saw and triangular waves are generated from the waveform generator.
14. The PRBS checker checks the received PRBS pattern against the expected PRBS pattern.
15. The waveform output can be viewed in the simulation window on corresponding wave selection as shown in Figure 6-5.
16. If the data checker does not detect any error, the testbench issues a TESTBENCH PASSED message stating that the simulation was successful. If an error is detected, the testbench issues a TESTBENCH FAILED message to indicate that the testbench has failed.
    While the simulation is running, you can see the status of the test cases in the Transcript window of Model Sim, as shown in the following figure.

Figura 6-4. Fereastra de transcriere

După simulare, fereastra Formă de undă afișează formele de undă ale simulării, așa cum se arată în figura următoare.
Note: You may notice some warnings in the log. These appear because UART is not used in the simulation. The simulation is focused only on JESD, while UART and RAM are included for GUI purposes.
Figura 6-5. Fereastra formei de undă a simulării

Configurarea demonstrației

(Pune o intrebare)

After generating the bitstream, the Polar Fire® device must be programmed. To program the Polar Fire device, perform the following steps:

1. Ensure that the jumper settings on the board are same as listed in the following table.
   Tabelul 7-1. Setări Jumper

   Jumper	Descriere	Implicit
   J11	Închideți pinii 1 și 2 pentru programare prin cipul FTDI. Deschideți pinii 1 și 2 pentru programare prin intermediul unui dispozitiv extern FlashPro4 sau FlashPro5.	Deschide
   J3	Jumper pentru selectarea volumului de bazătage. Închideți pinii 1 și 2 pentru 1.05 V. Deschideți pinii 1 și 2 pentru 1.0 V.	Închis
   J10	Închideți pinii 1 și 2 pentru programare prin intermediul memoriei flash SPI externe. Dacă J10 este deschis, permite programarea slave SPI folosind cipul FTDI.	Deschide

2. Conectați cablul de alimentare la conectorul J2 de pe placă.
3. Connect the USB cable from the host PC to the J1 (FTDI port) on the board.
4. Power On the board using the SW1 slide switch.
   When the board is powered up, power supply LEDs 1 to 4 glow. For more information about LEDs on the Polar Fire Splash Board, see UG0786: Polar Fire FPGA Splash Kit User Guide.
5. In Libero Design Flow tab, double-click Run PROGRAM Action.

La view jurnalul corespunzător file, navigați la fila Rapoarte, faceți clic dreapta pe Acțiunea de rulare a programului și selectați View Raport.
Când dispozitivul este programat cu succes, apare o bifă verde, așa cum se arată în figura următoare. Pentru informații despre cum se rulează demonstrația independentă JESD204B, consultați Rularea demonstrației.

Figura 7-1. Programarea dispozitivului finalizată

Programming the Device Using Flash Pro Express

(Pune o intrebare)
This section describes how to program the Polar Fire® device with the programming job file using Flash Pro Express. The .job file este disponibil la următorul design filelocația folderului s: mpf_an5978_df/Programming_Files/top. job.

Pentru a programa dispozitivul, efectuați următorii pași:

1. Pe computerul gazdă, lansați software-ul Flash Pro Express.
2. To create a new project, click New or New Job Project from Flash Pro Express Job from Project menu.
3. Introduceți următoarele în caseta de dialog New Job Project din Flash Pro Express Job:
   – Lucru de programare file: Faceți clic pe Răsfoire și navigați la locația în care se află lucrarea file este localizat și selectați fileLocația implicită este: mpf_an5978_df/Programming_Files/top. job.
   – Flash Pro Express job project location: Click Browse and navigate to the Flash Pro Express project location.
   Figure 8-1. New Job Project from Flash Pro Express Job
4. Faceți clic pe OK. Programarea necesară file este selectat și gata pentru a fi programat în dispozitiv.
5. The Flash Pro Express window appears, as shown in the following figure. Confirm that a programmer number appears in the Programmer field. If not, confirm the board connections and click Refresh/Rescan Programmers.
   Figura 8-2. Programarea Dispozitivului
6. Faceți clic pe RUN. Când dispozitivul este programat cu succes, este afișată starea RUN PASSED, așa cum se arată în figura următoare.
   Figura 8-3. FlashPro Express—RUN A REPUSĂ
7. Închideți Flash Pro Express sau faceți clic pe Ieșire din fila Proiect.

Rularea demonstrației

(Pune o intrebare)

This section describes how to use the JESD204B GUI to run the JESD204B demo on the Polar Fire® Splash Board.
9.1. Installing the GUI (Pune o intrebare)
To run the demo, install the JESD204B GUI. The GUI allows selection of different PRBS test patterns as input, and displays the JESD204B status signals and the PRBS status received from the board.
The Waveform tab of the GUI displays the output waveforms received from the board for each waveform selected as input.

Pentru a instala GUI, parcurgeți următorii pași:

1. Install the JESD204B_GUI application (setup.exe) from the following design files folder: mpf_an5978_df/GUI.
2. To start the GUI application, double-click the JESD204B_GUI application from the installation directory.

9.2. Running the Demo Design (Pune o intrebare)
Pentru a rula demonstrația JESD204B, urmați pașii următori:

1. Connect the jumpers and set up the Polar Fire® Splash Board as described in steps 1 to 4 of Setting Up the Demo.
2. In Device Manager on the host PC, note the COM port associated with the USB serial converter
   C. To determine the COM port, check the Location field in the properties of each COM port.
3. On the Start menu of the host PC, click JESD204B_GUI.
4. From the list of COM ports, select the COM port identified in the step 2, and click Connect, as shown in the following figure.
   Figura 9-1. Selectarea portului COM Important: Port numbers may vary. In this exampAdică, portul COM 32 este portul corect de selectat.
   După conectarea cu succes, indicatorul Conexiune gazdă devine verde, așa cum se arată în figura următoare.
   Figura 9-2. Conexiune gazdă reușităUrmătorul tabel listează semnalele de stare afișate în interfața grafică JESD204B.
   Tabelul 9-1. Semnale de stare în interfața grafică JESD204B

   Semnal	Descriere
   Conexiune gazdă	Shows the UART communication status.
   Stare link	Afișează starea legăturii de comunicație dintre TX și RX.
   SYNC_N	Indică starea JESD204B.
   ALINIAT	Indică faptul că toate benzile transceiverului sunt aliniate.
   RX VALID	Indică faptul că datele RX sunt valide. În modul 8b10b, indică faptul că a avut loc alinierea cu virgulă și că CDR-ul este blocat.
   Statusul PRBS	Indică o eroare PRBS.
   Număr de erori	Oferă numărul de erori care au apărut în timpul verificării PRBS
   CGS_ERR	Indică o eroare de sincronizare a grupului de coduri.
   NIT_ERR	Indică o eroare „nu este în tabel”.
   DISP ERR	Indică o eroare de disparitate.
   LINK_CD_ERR	Indicates a link configuration data mismatch.
   UCC_ERR	Indică o eroare de „caracter de control neașteptat”.

5. From the Input Selection list, select the pattern to be transmitted, and click START, as shown in the following figure.
   Figura 9-3. Selectarea modeluluiModelul selectat este trimis prin legătura de transmisie serială și recepționat de CoreJESD204BRX, care verifică dacă există erori. Starea JESD204B poate fi monitorizată oricând folosind semnalele de stare din interfața grafică, așa cum se arată în figura următoare.
   Figura 9-4. Starea legăturii și starea JESD204B
6. To generate an error in the PRBS data, click Generate Data Error.
   The PRBS Status indicator turns red, and the Error Count field displays the number of errors, as shown in the following figure.
   Figura 9-5. Eroare de date
7. Click Clear Error to clear the errors in the PRBS data and reset the PRBS status.
   The PRBS Status indicator turns green, and the Error Count changes to 0, as shown in the following figure.
   Figura 9-6. Eroare de date eliminată
8. To generate a link error between CoreJESD204BTX and the transceiver lane, click Generate Link Error.
   Indicatorii Link Status, SYNC_N, ALIGNED, RX VALID, DISP_ERR și CGS_ERROR devin roșii, așa cum se arată în figura următoare.
   Figura 9-7. Eroare de legătură
9. To clear the link error, click Clear Error.
   The status indicators turn green, as shown in the following figure.
   Figura 9-8. Eroare la ștergerea legăturii
10. To change the pattern, select Triangle from the Input Selection list.
    The selected pattern is sent over the serial transmit link and received by CoreJESD204BRX. At any time, the JESD204B status can be monitored using the status signals on the GUI.
11. La view forma de undă primită de la CoreJESD204BRX, faceți clic pe fila Formă de undă, așa cum se arată în figura următoare.
    Figura 9-9. Formă de undă triunghiulară
12. To end the demo, click Stop and close the GUI.

Appendix A: References

(Pune o intrebare)

Această secțiune listează documente care oferă mai multe informații despre standardul JESD204B și nucleele IP utilizate în designul demonstrativ.

• For information about the JESD204B interface standard, visit the JEDEC website-ul.
• For information about Polar Fire transceiver blocks, PF_TX_PLL and PF_XCVR_REF_CLK, see Polar Fire Family Transceiver User Guide.
• For more information about PF_TPSRAM (PF Micro SRAM), see Polar Fire Family Fabric User Guide.
• For more information about CoreJESD204BTX, see CoreJESD204BTX Handbook.
• For more information about CoreJESD204BRX, see CoreJESD204BRX Handbook.
• For more information about Libero, Model Sim and Simplify, see the Microchip Libero SoC webpagină.

Appendix B: Running the TCL Script

(Pune o intrebare)

Scripturile TCL sunt furnizate în design filefolderul s din directorul HW. Dacă este necesar, fluxul de proiectare poate fi reprodus de la implementarea proiectării până la generarea jobului filePentru a rula TCL, urmați pașii următori:

1. Launch the Libero® software.
2. Selectați Proiect > Executați script...
3. Faceți clic pe Răsfoire și selectați script.tcl din directorul HW descărcat.
4. Faceți clic pe Run.

După executarea cu succes a scriptului TCL, proiectul Libero este creat în directorul HW. Pentru mai multe informații despre scripturile TCL, consultați mpf_an5978_df/HW/TCL_Script_readme.txt.
Pentru mai multe detalii despre comenzile TCL, consultați Ghidul de referință al comenzilor TCL. Pentru orice nelămuriri întâmpinate la rularea scriptului TCL, contactați Asistența tehnică.

Istoricul revizuirilor

(Pune o intrebare)

Istoricul revizuirilor descrie modificările care au fost implementate în document. Modificările sunt listate după revizuire, începând cu publicația curentă.

Revizuire	Data	Descriere
A	08/2025	The following is the list of changes made in the revision A of the document: • The document was migrated to the Microchip template. • The document number was updated from 50200796 to DS00005978. • The document ID was updated from DG0796 to AN5978.
3.0	—	This document is updated with respect to Libero® SoC Polar Fire v2.2 release.
2.0	—	This document is updated with respect to Libero SoC Polar Fire v2.1 release.
1.0	—	Prima publicație a acestui document.

Suport FPGA pentru microcip

Grupul de produse Microchip FPGA își susține produsele cu diverse servicii de asistență, inclusiv Serviciul Clienți, Centrul de asistență tehnică pentru clienți, un website-ul și birouri de vânzări la nivel mondial.
Clienților li se recomandă să viziteze resursele online ale Microchip înainte de a contacta asistența, deoarece este foarte probabil ca întrebările lor să fi primit deja răspuns.
Contactați Centrul de asistență tehnică prin intermediul website-ul la www.microchip.com/support. Menționați numărul piesei dispozitivului FPGA, selectați categoria de carcasă adecvată și încărcați designul files în timp ce creați un caz de asistență tehnică.
Contactați Serviciul Clienți pentru asistență non-tehnică pentru produse, cum ar fi prețul produselor, upgrade-uri ale produsului, informații de actualizare, starea comenzii și autorizare.

• Din America de Nord, sunați la 800.262.1060
• Din restul lumii, sunați la 650.318.4460
• Fax, de oriunde în lume, 650.318.8044

Informații despre microcip

Mărci comerciale
Numele și sigla „Microcip”, sigla „M” și alte nume, logo-uri și mărci sunt mărci comerciale înregistrate și neînregistrate ale Microchip Technology Incorporated sau ale afiliaților și/sau filialelor sale din Statele Unite și/sau alte țări („Microchip mărci comerciale”). Informații despre mărcile comerciale ale microcipului pot fi găsite la https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Aviz legal
Această publicație și informațiile de aici pot fi utilizate numai cu produsele Microchip, inclusiv pentru a proiecta, testa și integra produsele Microchip cu aplicația dumneavoastră. Utilizarea acestor informații în orice alt mod încalcă acești termeni. Informațiile referitoare la aplicațiile dispozitivului sunt furnizate numai pentru confortul dvs. și pot fi înlocuite de actualizări. Este responsabilitatea dumneavoastră să vă asigurați că aplicația dumneavoastră corespunde specificațiilor dumneavoastră. Contactați biroul local de vânzări Microchip pentru asistență suplimentară sau obțineți asistență suplimentară la www.microchip.com/en-us/support/design-help/client-support-services.

ACESTE INFORMAȚII ESTE FURNIZATE DE MICROCHIP „CA AȘA ESTE”. MICROCHIP NU OFERĂ DECLARAȚII SAU GARANȚII DE NICIUN FEL, EXPRESE SAU IMPLICITE, SCRISE SAU ORALE, LEGALE SAU DE ALTE ALTE, LEGATE DE INFORMAȚII INCLUSIVĂ, DAR FĂRĂ A SE LIMITA LA NICIO GARANȚIE IMPLICITĂ DE NEÎNCĂLCARE, COMERCIALITATE ȘI PARTICIBILITATE, PENTRU O PUBLICABILITATE. GARANȚII LEGATE DE STARE, CALITATE SAU PERFORMANȚĂ.
MICROCHIP NU VA FI RESPONSABIL ÎN NICIUN CAZ PENTRU PIERDERI INDIRECTE, SPECIALE, PUNITIVE, INCIDENTALE SAU CONSECUȚIONALE, DAUNE, COST SAU CHELTUIELI DE NICIUN FEL LEGATE DE INFORMAȚII SAU DE UTILIZAREA ACESTELOR, ORICARE CAUZATE, CHIAR DACĂ FUN ADOPTII. POSIBILITATE SAU DAUNELE SUNT PREVIZIBILE. ÎN MĂSURA TOTALĂ PERMISĂ DE LEGE, RESPONSABILITATEA TOTALĂ A MICROCHIP PENTRU TOATE RECLAMAȚIILE ÎN ORICE MOD LEGATE DE INFORMAȚII SAU DE UTILIZAREA EI NU VA DEPĂȘI SUMA TAXEI PE CARE LE-AȚI PLATIT DIRECT LA MICROCHIP PENTRU INFORMAȚII, DACĂ CARE ESTE.
Utilizarea dispozitivelor Microcip în aplicații de susținere a vieții și/sau de siguranță este în întregime pe riscul cumpărătorului, iar cumpărătorul este de acord să apere, să despăgubească și să țină inofensiv Microcipul de orice daune, pretenții, procese sau cheltuieli care rezultă dintr-o astfel de utilizare. Nicio licență nu este transmisă, implicit sau în alt mod, în baza niciunui drept de proprietate intelectuală Microchip, cu excepția cazului în care se specifică altfel.

Caracteristica de protecție a codului dispozitivelor cu microcip
Rețineți următoarele detalii despre caracteristica de protecție a codului de pe produsele Microcip:

• Produsele cu microcip îndeplinesc specificațiile conținute în fișa lor specială pentru microcip.
• Microchip consideră că familia sa de produse este sigură atunci când este utilizată în modul prevăzut, în cadrul specificațiilor de funcționare și în condiții normale.
• Microcipul apreciază și își protejează în mod agresiv drepturile de proprietate intelectuală. Încercările de a încălca funcțiile de protecție prin cod ale produselor Microchip sunt strict interzise și pot încălca Digital Millennium Copyright Act.
• Nici Microchip, nici alt producător de semiconductori nu poate garanta securitatea codului său. Protecția prin cod nu înseamnă că garantăm că produsul este „incasibil”.
  Protecția prin cod este în continuă evoluție. Microchip se angajează să îmbunătățească continuu caracteristicile de protecție prin cod ale produselor noastre.

 Notă de aplicare
© 2025 Microchip Technology Inc. și filialele sale
DS00005978A –

Documente/Resurse

Kit de stropire MICROCHIP AN5978 Polar Fire FPGA [pdfGhid de utilizare Kit de stropire AN5978 Polar Fire FPGA, AN5978, Kit de stropire Polar Fire FPGA, Kit de stropire Fire FPGA, Kit de stropire FPGA, Kit de stropire

Referințe

• Manual de utilizare