Pachetul de produse Bluetooth FPGA din seria GOWIN GW1NRF și modul de conectare

Specificații
- Nume produs: Seria GW1NRF de produse Bluetooth FPGA
- Ghid de utilizare pentru pachet și pinout: UG893-1.0.1E
- Marcă comercială: Guangdong Gowin Semiconductor Corporation
- Mărci înregistrate: China, Oficiul de brevete și mărci comerciale din SUA și alte țări
Despre acest ghid
- Scop
Acest manual oferă o introducere în seria GW1NRF de produse Bluetooth FPGA. Acesta include informații despre pini, numerele de pini, distribuția pinii și diagramele pachetului. - Documente conexe
Acest ghid trebuie utilizat împreună cu următoarele documente:- Termenii și condițiile de vânzare GOWINSEMI
Pesteview
- Seria GW1NRF de produse Bluetooth FPGA
Seria GW1NRF este o gamă de produse Bluetooth FPGA dezvoltate de Guangdong Gowin Semiconductor Corporation. Aceste produse combină flexibilitatea tehnologiei FPGA cu conectivitatea Bluetooth, permițând utilizatorilor să creeze aplicații personalizate compatibile cu Bluetooth.
View de Distribuție Pin
- View de GW1NRF-4B Distribuție Pins
Pachetul GW1NRF-4B are o distribuție specifică de pin. Consultați Tabelul 2-4 din Capitolul 2.5 pentru definiția fiecărui pin. - View de distribuție pini QN48
Pachetul QN48 are o distribuție specifică de pin. Consultați Tabelul 2-4 din Capitolul 2.5 pentru definiția fiecărui pin.- View de distribuție a pinurilor QN48E
Pachetul QN48E are o distribuție specifică de pin. Consultați Tabelul 2-4 din Capitolul 2.5 pentru definiția fiecărui pin.
- View de distribuție a pinurilor QN48E
Diagramele pachetelor
- Contur pachet QN48 (6mm x 6mm)
Pachetul QN48 este un contur pătrat care măsoară 6 mm x 6 mm. Conține pinii necesari pentru seria GW1NRF de produse Bluetooth FPGA. - Contur pachet QN48E (6mm x 6mm)
Pachetul QN48E este un contur pătrat care măsoară 6 mm x 6 mm. Conține pinii necesari pentru seria GW1NRF de produse Bluetooth FPGA.
FAQ
- Pot reproduce sau transmite acest document fără acordul prealabil scris al GOWINSEMI?
Nu, nu puteți reproduce sau transmite acest document sub nicio formă sau prin orice mijloc fără acordul prealabil scris al GOWINSEMI. - Este GOWINSEMI răspunzător pentru orice daune rezultate din utilizarea materialelor sau a proprietății intelectuale?
Nu, GOWINSEMI nu își asumă nicio responsabilitate și nu oferă nicio garanție pentru orice daune suferite hardware-ului, software-ului, datelor sau proprietății dvs. rezultate din utilizarea materialelor sau a proprietății intelectuale. - Poate GOWINSEMI să facă modificări acestui document fără notificare prealabilă?
Da, GOWINSEMI poate aduce modificări acestui document în orice moment, fără notificare prealabilă. - Unde pot găsi documentația actuală și erratele?
Oricine se bazează pe această documentație ar trebui să contacteze GOWINSEM pentru documentația curentă și erratele.
Seria GW1NRF de pachete de produse Bluetooth FPGA și ghid de utilizare pentru pinout
- UG893-1.0.1E, 12/15/2022
- Drepturi de autor © 2022 Guangdong Gowin Semiconductor Corporation. Toate drepturile rezervate.
- GOWIN este marcă comercială a Guangdong Gowin Semiconductor Corporation și este înregistrată în China, Oficiul de brevete și mărci comerciale din S.U.A. și în alte țări. Toate celelalte cuvinte și logo-uri identificate ca mărci comerciale sau mărci de servicii sunt proprietatea deținătorilor respectivi. Nicio parte a acestui document nu poate fi reprodusă sau transmisă sub nicio formă sau prin orice denotă, electronică, mecanică, fotocopiere, înregistrare sau altfel, fără acordul prealabil scris al GOWINSEMI.
Disclaimer
GOWINSEMI nu își asumă nicio responsabilitate și nu oferă nicio garanție (fie expresă, nici implicită) și nu este responsabilă pentru nicio daune suferite hardware-ului, software-ului, datelor sau proprietății dvs. rezultate din utilizarea materialelor sau a proprietății intelectuale, cu excepția celor menționate în Termenii și condițiile GOWINSEMI. de Vânzare. GOWINSEMI poate aduce modificări acestui document în orice moment, fără notificare prealabilă. Oricine se bazează pe această documentație ar trebui să contacteze GOWINSEMI pentru documentația curentă și erratele.
Istoricul revizuirilor
| Data | Versiune | Descriere |
| 11/12/2019 | 1.0E | Versiunea inițială publicată. |
| 12/15/2022 | 1.0.1E |
|
Despre acest ghid
Scop
Acest manual conține o introducere în seria GW1NRF de produse Bluetooth FPGA împreună cu o definiție a pinii, o listă de numere de pini, distribuția pinilor și diagramele pachetului.
Documente conexe
Cele mai recente ghiduri de utilizare sunt disponibile pe GOWINSEMI Website-ul. Poți găsi documentele aferente la www.gowinsemi.com :
- DS891, seria GW1NRF de produse Bluetooth FPGA Fișă de date
- UG290, Ghidul utilizatorului de programare și configurare a produselor Gowin FPGA
- Seria UG893, GW1NRF de produse Bluetooth FPGA Pachet și pinout
- UG892, GW1NRF-4B Pinout
Terminologie și abrevieri
Terminologia și abrevierile utilizate în acest manual sunt cele prezentate în Tabelul 1-1 de mai jos.
Tabelul 1-1 Abreviere și terminologie
| Terminologie și abrevieri | Numele complet |
| FPGA | Array Gate Gate programabil |
| ÎNGHIŢITURĂ | Sistem în pachet |
| GPIO | IO programabil Gowin |
| QN48 | QFN48 |
| QN48E | QFN48E |
Suport și feedback
Gowin Semiconductor oferă clienților asistență tehnică cuprinzătoare. Dacă aveți întrebări, comentarii sau sugestii, vă rugăm să nu ezitați să ne contactați direct prin următoarele moduri.
- Website: www.gowinsemi.com
- E-mail: support@gowinsemi.com
Pesteview
Seria de produse FPGA GW1NRF este prima generație de produse din familia LittleBee® și reprezintă o formă de FPGA SoC. Seria de produse FPGA GW1NRF integrează procesor hardcore pe 32 de biți și acceptă radio Bluetooth 5.0 Low Energy. Au unități logice abundente, IO-uri, resurse B-SRAM și DSP încorporate, modul de gestionare a energiei și modul de securitate. Seria GW1NRF oferă consum redus de energie, pornire instantanee, cost redus, nevolatilă, securitate ridicată, pachete diverse și utilizare flexibilă.
Pachet fără PB
Seria GW1NRF de produse Bluetooth FPGA nu conține PB, în conformitate cu directivele de mediu UE ROHS. Substanțele utilizate în seria GW1NRF de produse Bluetooth FPGA sunt în deplină conformitate cu standardele IPC-1752.
Pachet, max. Informații I/O utilizator și LVDS Paris
Tabelul 2-1 Pachet, max. Informații I/O utilizator și LVDS Paris
| Pachet | Pas (mm) | Dimensiune (mm) | GW1NRF-4B |
| QN48 | 0.4 | 6 x 6 | 25(4) |
| QN48E | 0.4 | 6 x 6 | 25(4) |
Nota
- În acest manual, abrevierile sunt folosite pentru a se referi la tipurile de pachete. Vezi 1.3 Terminologie și abrevieri.
- Consultați seria GW1NRF de produse Bluetooth FPGA Fișa de date pentru mai multe detalii.
- JTAGSEL_N și JTAG pinii nu pot fi utilizați ca I/O simultan. Datele din acest tabel sunt atunci când cele patru JTAG pinii (TCK, TDI, TDO și TMS) sunt utilizați ca I/O;
Pinul de alimentare
Tabelul 2-2 Alți pini din seria GW1NRF
| VCC | VCCO0 | VCCO1 | VCCO2 |
| VCCO3 | VCCX | VSS |
Cantitatea pin
Cantitatea de pini GW1NRF-4B
Tabelul 2-3 Cantitatea de pini GW1NRF-4B
| Tip Pin | GW1NRF-4B | ||
| QN48 | QN48E | ||
| I/O un singur capăt / pereche diferențială / LVDS[1] | BANCA0 | 9/4/0 | 9/4/0 |
| BANCA1 | 4/1/1 | 4/1/1 | |
| BANCA2 | 8/4/3 | 8/4/3 | |
| BANCA3 | 4/1/0 | 4/1/0 | |
| Max. I/O utilizator[2] | 25 | 25 | |
| Pereche diferențială | 10 | 10 | |
| Ieșire LVDS adevărată | 4 | 4 | |
| VCC | 2 | 2 | |
| VCCX | 1 | 1 | |
| VCCO0/VCCO3[3] | 1 | 1 | |
| VCCO1/VCCO2[3] | 1 | 1 | |
| VSS | 2 | 1 | |
| MODUL 0 | 0 | 0 | |
| MODUL 1 | 0 | 0 | |
| MODUL 2 | 0 | 0 | |
| JTAGSEL_N | 1 | 1 | |
| Tip Pin | GW1NRF-4B | ||
| QN48 | QN48E | ||
| I/O un singur capăt / pereche diferențială / LVDS[1] | BANCA0 | 9/4/0 | 9/4/0 |
| BANCA1 | 4/1/1 | 4/1/1 | |
| BANCA2 | 8/4/3 | 8/4/3 | |
| BANCA3 | 4/1/0 | 4/1/0 | |
| Max. I/O utilizator[2] | 25 | 25 | |
| Pereche diferențială | 10 | 10 | |
| Ieșire LVDS adevărată | 4 | 4 | |
| VCC | 2 | 2 | |
| VCCX | 1 | 1 | |
| VCCO0/VCCO3[3] | 1 | 1 | |
| VCCO1/VCCO2[3] | 1 | 1 | |
| VSS | 2 | 1 | |
| MODUL 0 | 0 | 0 | |
| MODUL 1 | 0 | 0 | |
| MODUL 2 | 0 | 0 | |
| JTAGSEL_N | 1 | 1 | |
Nota!
- [1] Numărul de I/O unic/diferenţial/LVDS include pini CLK şi pini de descărcare.
- [2] JTAGSEL_N și JTAG pinii nu pot fi utilizați ca I/O simultan. Datele din acest tabel sunt atunci când cele patru JTAG pinii (TCK, TDI, TDO și TMS) sunt utilizați ca I/O; Când modul [2:0] = 001, JTAGSEL_N și cei patru JTAG pinii (TCK, TDI, TDO și TMS) pot fi utilizați ca GPIO simultan, iar Max. I/O utilizator plus unu.
- [3] Multiplexare pin.
Definiții PIN
Locația pinilor din seria GW1NRF de produse Bluetooth FPGA variază în funcție de diferitele pachete.
Tabelul 2-4 oferă o prezentare detaliatăview de I/O utilizator, pini multifuncționali, pini dedicati și alți pini.
Tabelul 2-4 Definiția pinilor din seria GW1NRF de produse Bluetooth FPGA
| Nume PIN | I/O | Descriere |
| Max. I/O utilizator | ||
| IO[End][Row/Column Number][A/B] | I/O |
|
| Pini multifuncțional | ||
| IO[End][Row/Column Number][A/B]/MMM | /MMM reprezintă una sau mai multe dintre celelalte funcții, pe lângă faptul că este I/O utilizator de uz general. Acești pini pot fi utilizați ca I/O utilizator atunci când funcțiile nu sunt utilizate. | |
| RECONFIG_N | Eu, tragere internă slabă | Porniți noul mod GowinCONFIG când pulsul este scăzut |
| GATA | I/O |
|
| FĂCUT | I/O |
|
| FASTRD_N /D3 | I/O |
|
| MCLK /D4 | I/O | Ieșire ceas MCLK în modul MSPI Port de date D4 în modul CPU |
| MCS_N /D5 | I/O | Activați semnalul MCS_N în modul MSPI, portul de date activ-scăzut D5 în modul CPU |
| MI /D7 | I/O | MISO în modul MSPI: intrare date master/ieșire date slave
Portul de date D7 în modul CPU |
| MO /D6 | I/O | MISO în modul MSPI: ieșire de date master/intrare de date slave
Portul de date D6 în modul CPU |
| SSPI_CS_N/D0 | I/O | Activați semnalul SSPI_CS_N în mod SSPI, |
| Nume PIN | I/O | Descriere |
| activ-scăzut, portul de date intern slab Pull Up D0 în modul CPU | ||
| SO /D1 | I/O |
|
| SI /D2 | I/O |
|
| TMS | Eu, tragere internă slabă | Intrare în modul serial în JTAG modul |
| TCK | I | Intrare ceas serial în JTAG modul, care trebuie conectat cu o rezistență drop-down de 4.7 K pe PCB |
| TDI | Eu, tragere internă slabă | Introducerea datelor seriale în JTAG modul |
| TDO | O | Ieșire de date seriale în JTAG modul |
| JTAGSEL_N | Eu, tragere internă slabă | Selectați semnalul în JTAG mod, activ-scăzut |
| SCLK | I | Intrare ceas în modul SSPI, SERIAL și CPU |
| DIN | Eu, tragere internă slabă | Date de intrare în modul SERIAL |
| DOUT | O | Date de ieșire în modul SERIAL |
| CLKHOLD_N | Eu, tragere internă slabă | Nivel înalt, SCLK va fi conectat intern în modul SSPI sau modul CPU
Nivel scăzut, SCLK va fi deconectat de la modul SSPI sau modul CPU |
| NOI_N | I | Selectați intrarea/ieșirea datelor pentru D[7:0] în modul CPU |
| GCLKT_[x] | I | Pin de intrare a ceasului global, T(Adevărat), [x]: Nr. |
| GCLKC_[x] | I | Pinul de intrare diferențial al GCLKT_[x], C(Comp), [x]: ceas global nr.[1] |
| LPLL_T_fb/RPLL_T_fb | I | Pini de intrare pentru feedback PLL stânga/dreapta, T (adevărat) |
| LPLL_C_fb/RPLL_C_fb | I | Pini de intrare pentru feedback PLL stânga/dreapta, C(Comp) |
| LPLL_T_in/RPLL_T_in | I | Pin de intrare ceas PLL stânga/dreapta, T (adevărat) |
| LPLL_C_in/RPLL_C_in | I | Pin de intrare ceas PLL stânga/dreapta, C(Comp) |
| MODUL 2 | Eu, tragere internă slabă | PIN de selecție a modurilor GowinCONFIG. |
| MODUL 1 | Eu, tragere internă slabă | PIN de selecție a modurilor GowinCONFIG. |
| MODUL 0 | Eu, tragere internă slabă | PIN de selecție a modurilor GowinCONFIG. |
| Alte pini | ||
| NC | NA | Rezervat. |
| VSS | NA | Știfturi de împământare |
| VCC | NA | Pini de alimentare pentru logica centrală internă. |
| VCCO# | NA | Pini de alimentare pentru I/O voltage de I/O BANK#. |
| Nume PIN | I/O | Descriere |
| VCCX | NA | Pini de alimentare pentru volum auxiliartage. |
6 I/O BANK Introducere
Există patru bănci I/O în seria de produse FPGA GW1NRF. Distribuția I/O BANK a seriei GW1NRF de produse Bluetooth FPGA este așa cum se arată în Figura 2-1.
Figura 2-1 Seria GW1NRF de produse Bluetooth FPGA Distribuție I/O Bank
- Acest manual oferă un overview a distributiei view de pini din seria GW1NRF de produse Bluetooth FPGA. Cele patru bănci I/O care formează seria GW1NRF de
- Produsele Bluetooth FPGA sunt marcate cu patru culori diferite.
Sunt folosite diferite simboluri pentru I/O utilizator, putere și masă. Diferitele simboluri și culori utilizate pentru diferitele ace sunt definite după cum urmează:
-
” denotă I/O în BANK0. Culoarea de umplere se schimbă cu BANK;
denotă I/O în BANK1. Culoarea umplerii se schimbă cu BANCA;-
” denotă I/O în BANK2. Culoarea umplerii se schimbă cu BANCA; - „
” denotă I/O în BANK3. Culoarea umplerii se schimbă cu BANCA; - „
” denotă VCC, VCCX și VCCO. Culoarea umpluturii nu se schimbă; - „
” denotă VSS, culoarea de umplere nu se schimbă; - „
” denotă NC;
- „
” denotă BLE, culoarea de umplere nu se schimbă
View de Distribuție Pin
View de GW1NRF-4B Distribuție Pins
View de distribuție pini QN48
Figura 3-1 View a GW1NRF-4B QN48 Distribuție pini (sus View)

Tabelul 3-1 Alți pini din GW1NRF-4B QN48
| VCC | 11,37 |
| VCCX | 36 |
| VCCO0/VCCO3 | 1 |
| VCCO1/VCCO2 | 25 |
| VSS | 26,2 |
View de distribuție a pinurilor QN48E
Figura 3-2 View a GW1NRF-4B QN48E Distribuția pinii (sus View)
Tabelul 3-2 Alți pini din GW1NRF-4B QN48E
| VCC | 11,37 |
| VCCX | 36 |
| VCCO0/VCCO3 | 1 |
| VCCO1/VCCO2 | 25 |
| VSS | 26 |
Diagramele pachetelor
Contur pachet QN48 (6mm x 6mm)
Figura 4-1 Contur pachet QN48 
Contur pachet QN48E (6mm x 6mm)
Figura 4-2 Contur pachet QN48E 
| SIMBOL | MILIMETRU | ||
| MIN | NOM | MAX | |
| A | 0.75 | 0 8.5 | 0.85 |
| A1 | 0.02 | 0.05 | |
| b | 0.15 | 0.20 | 0.25 |
| c | 0.18 | 0.20 | 0.23 |
| D | 5.90 | 6.00 | 6.10 |
| D 2 | 4.10 | 4.20 | 4.30 |
| e | 0.40 BSC | ||
| Ne | 4.40 BSC | ||
| N d | 4.40 BSC | ||
| E | 5.90 | 6.00 | 6.10 |
| E 2 | 4.10 | 4.20 | 4.30 |
| L | 0.35 | 0.40 | 0.45 |
| h | 0.30 | 0.35 | 0.40 |
Documente/Resurse
![]() |
Pachetul de produse Bluetooth FPGA din seria GOWIN GW1NRF și modul de conectare [pdfGhid de utilizare Seria GW1NRF Pachetul de produse Bluetooth FPGA și modul de conectare, Seria GW1NRF, Pachetul de produse Bluetooth FPGA și modul de conectare, Pachetul de produse FPGA și modul de conectare, Pachetul de produse și modul de conectare, Pachetul și fixarea de pin, Pinout |





