Placa DIGILENT Anvyl FPGA

Informații despre produs

Placa FPGA AnvylTM este o placă logică de înaltă performanță optimizată pentru utilizare cu Spartan-6 LX45 FPGA. Oferă diverse funcții, inclusiv 6,822 de slice, 2.1 Mbiți de RAM rapidă, tile de ceas cu DCM-uri și PLL-uri, slice-uri DSP și viteze de ceas de 500MHz+. Placa vine, de asemenea, cu o colecție cuprinzătoare de IP de suport pentru plăci și designuri de referință, precum și o colecție mare de plăci suplimentare disponibile pe Digilent website-ul.

Caracteristicile plăcii FPGA AnvylTM includ opțiuni de configurare FPGA, cerințe de alimentare și compatibilitate cu Adept System pentru programare ușoară.

Configurație FPGA:
Placa Anvyl are un jumper de mod integrat (JP2) care vă permite să alegeți între JTAG/Moduri de programare USB și ROM. Dacă JP2 nu este încărcat, FPGA se va configura automat din ROM. Dacă JP2 este încărcat, FPGA va rămâne inactiv după pornire până când este configurat din JTAG sau port serial de programare (stick de memorie USB).

Atât Digilent, cât și Xilinx oferă software pentru programarea FPGA și a ROM-ului SPI. Programare filesunt stocate în FPGA în celule de memorie bazate pe SRAM. Aceste date definesc funcțiile logice ale FPGA și conexiunile circuitelor și rămân valabile până când sunt șterse prin întreruperea alimentării, afirmând intrarea PROG_B sau suprascrise printr-o nouă configurație. file.

FPGA poate fi programat și de pe un stick de memorie formatat FAT atașat la portul USB-HID HOST (J14) dacă stick-ul conține o singură configurație .bit file în directorul rădăcină, JP2 este încărcat și alimentarea plăcii este ciclată. FPGA va respinge automat orice .bit filee care nu sunt construite pentru FPGA adecvat.

Surse de alimentare:
Placa Anvyl necesită o sursă de alimentare externă de 5 V, 4 A sau mai mare, cu o mufă coaxială pozitivă centrală, cu diametrul intern de 2.1 mm. O sursă de alimentare adecvată este furnizată ca parte a setului Anvyl. VoltagCircuitele regulatoare de la Analog Devices creează sursele necesare de 3.3 V, 1.8 V și 1.2 V de la sursa principală de 5 V. Un LED de alimentare bună (LD19) indică faptul că toate sursele funcționează normal.

Diferitele șine de alimentare de pe placă oferă alimentare diferitelor componente, cum ar fi conectori USB-HID, controler pentru ecran tactil TFT, HDMI, conector de expansiune, SRAM, Ethernet PHY I/O, controlere USB-HID, FPGA I/O, oscilatoare, SPI Flash , Codec audio, afișaj TFT, afișaj OLED, GPIO și Pmods.

Sistem Adept:
Adept este un sistem software care oferă o interfață de configurare simplificată pentru programarea plăcii Anvyl. Pentru a programa placa Anvyl folosind Adept, trebuie să configurați placa și să inițializați software-ul.

Instrucțiuni de utilizare a produsului

1. Asigurați-vă că placa Anvyl este oprită.
2. Dacă doriți să configurați FPGA din ROM, asigurați-vă că jumper-ul de mod integrat (JP2) nu este încărcat. Dacă doriți să configurați FPGA de la JTAG sau USB, încărcați JP2.
3. Dacă doriți să programați FPGA de pe un stick de memorie, asigurați-vă că este formatat FAT și conține o singură configurație .bit fileîn directorul rădăcină.
4. Conectați sursa de alimentare externă cu o mufă coaxială pozitivă centrală, cu diametrul intern de 2.1 mm, pentru a furniza sursa de alimentare necesară de 5V, 4A sau mai mare.
5. Odată ce sursa de alimentare este conectată, LED-ul de alimentare bună (LD19) ar trebui să indice că toate sursele funcționează normal.
6. Dacă utilizați Adept System pentru programare, configurați placa Anvyl și inițializați software-ul conform documentației Adept.
7. Urmați instrucțiunile de programare specifice furnizate de Digilent sau Xilinx pentru a programa FPGA folosind JTAG, USB sau ROM.
8. Consultați documentația și resursele suplimentare disponibile pe Digilent website-ul pentru informații suplimentare despre utilizarea caracteristicilor plăcii și compatibilitatea cu plăcile suplimentare.

Pesteview

Platforma de dezvoltare Anvyl FPGA este o platformă de dezvoltare a circuitelor digitale completă, gata de utilizat, bazată pe un FPGA Xilinx Spartan-3 LX6 de grad de viteză -45. FPGA mare, împreună cu Ethernet de 100 mbps, video HDMI, memorie DDR128 de 2 MB, ecran tactil LCD cu iluminare din spate LED de 4.3 inchi, afișaj OLED de 128 × 32 pixeli, placa de breadboard cu 630 de puncte de legătură, mai multe controlere HID USB și codec audio I2S, face Anvyl este o platformă ideală pentru o stație de învățare FPGA capabilă să suporte design-uri de procesoare încorporate bazate pe MicroBlaze de la Xilinx. Anvyl este compatibil cu toate instrumentele CAD Xilinx, inclusiv ChipScope, EDK și ISE gratuit. WebPACK™, astfel încât modelele pot fi finalizate fără costuri suplimentare. Dimensiunile plăcii sunt 27.5 cm x 21 cm.

Spartan-6 LX45 este optimizat pentru logica de înaltă performanță și oferă:

• 6,822 de felii, fiecare conținând patru LUT-uri de intrare și opt flip-flops
• 2.1 Mbiți de memorie RAM rapidă
• patru plăci de ceas (opt DCM și patru PLL)
• 58 de felii DSP
• Viteze de ceas de 500 MHz+

Pe Digilent sunt disponibile o colecție cuprinzătoare de designuri IP și de referință cu suport pentru plăci și o colecție mare de plăci suplimentare. website-ul. Vezi pagina Anvyl la www.digilentinc.com pentru mai multe informații.

Caracteristicile includ:

• Spartan6-LX45 FPGA：XC6SLX45-CSG484-3
• 128 MB DDR2 SDRAM
• 2 MB SRAM
• 16MB QSPI FLASH pentru configurare și stocare de date
• 10/100 Ethernet PHY
• Ieșire video HDMI
• Port VGA pe 12 biți
• Ecran LCD cu iluminare din spate LED, cu format larg de 4.3 inchi
• Panou grafic OLED de 128×32 pixeli 0.9” WiseChip/Univision UG-23832HSWEG04
• trei afișaje LED cu șapte segmente din două cifre
• Codec audio I2S cu intrare, ieșire, microfon și căști
• Oscilator de cristal de 100MHz
• porturi USB2 la bord pentru programare și dispozitive USB-HID (pentru mouse/tastatură)
• Digilent USB-JTAG circuite cu funcționalitate USB-UART
• tastatură cu 16 taste etichetate (0-F)
• GPIO: 14 LED-uri (10 roșii, 2 galbene, 2 verzi), 8 comutatoare glisante, 8 comutatoare DIP în 2 grupuri și 4 butoane
• placa cu 10 I/O-uri digitale
• 32 I/O-uri direcționate către conectorul de expansiune cu 40 de pini (I/O-urile sunt partajate cu porturile Pmod)
• șapte porturi Pmod cu 12 pini cu un total de 56 de I/O
• este livrat cu o sursă de alimentare de 20 W și cablu USB

Configurare FPGA

După ce a fost pornit, FPGA-ul de pe placa Anvyl trebuie configurat (sau programat) înainte de a putea îndeplini orice funcție. FPGA poate fi configurat în trei moduri: un PC poate folosi Digilent USB-JTAG circuite (portul J12, etichetat „PROG”) pentru a programa FPGA de fiecare dată când alimentarea este pornită, o configurație file stocate în ROM-ul SPI Flash de la bord poate fi transferat automat la FPGA la pornire sau la o programare file poate fi transferat de pe un stick de memorie USB la portul USB HID etichetat „Gazdă” (J14).
Un jumper de mod integrat (JP2) selectează între JTAG/Moduri de programare USB și ROM. Dacă JP2 nu este încărcat, FPGA se va configura automat din ROM. Dacă JP2 este încărcat, FPGA va rămâne inactiv după pornire până când este configurat din JTAG sau port serial de programare (stick de memorie USB).
Atât Digilent, cât și Xilinx distribuie gratuit software care poate fi folosit pentru a programa FPGA și SPI ROM. Programare filesunt stocate în FPGA în celule de memorie bazate pe SRAM. Aceste date definesc funcțiile logice ale FPGA și conexiunile circuitelor și rămân valabile până când sunt șterse prin întreruperea alimentării, afirmând intrarea PROG_B sau până când sunt suprascrise de o nouă configurație. file.
Configurație FPGA filesunt transferate prin intermediul JTAG portul și de pe un stick USB folosiți .bit file tip și programare SPI filefolosiți .mcs file tip. ISE-ul lui Xilinx WebSoftware-ul Pack și EDK pot crea .bit files din VHDL, Verilog sau surse bazate pe schematice files (EDK este utilizat pentru proiecte bazate pe procesoare încorporate MicroBlaze™). Odată un .bit file a fost creat, FPGA-ul lui Anvyl poate fi programat cu acesta prin USB-JTAG circuite (portul J12) folosind fie software-ul Adept de la Digilent, fie software-ul iMPACT de la Xilinx. Pentru a genera un .mcs file dintr-un .bit file, folosiți PROM-ul File Instrument generator din software-ul iMPACT de la Xilinx. .mcs file poate fi apoi programat pe SPI Flash folosind iMPACT.

FPGA poate fi programat și de pe un stick de memorie formatat FAT atașat la portul USB-HID HOST (J14) dacă stick-ul conține o singură configurație .bit file în directorul rădăcină, JP2 este încărcat și alimentarea plăcii este ciclată. FPGA va respinge automat orice .bit filee care nu sunt construite pentru FPGA adecvat.

Surse de alimentare

Placa Anvyl necesită o sursă de alimentare externă de 5 V, 4 A sau mai mare, cu o mufă coaxială pozitivă centrală, cu diametrul intern de 2.1 mm (o sursă adecvată este furnizată ca parte a kit-ului Anvyl). VoltagCircuitele regulatoare de la Analog Devices creează sursele necesare de 3.3 V, 1.8 V și 1.2 V de la sursa principală de 5 V. Un LED de putere bună (LD19), acționat de SAU cu fir al tuturor ieșirilor de putere bună de pe surse, indică faptul că toate sursele funcționează normal. Următoarele dispozitive sunt prezente pe fiecare șină:

• 5V: conectori USB-HID, controler pentru ecran tactil TFT, HDMI și conector de expansiune
• 3.3V: SRAM, Ethernet PHY I/O, controlere USB-HID, FPGA I/O, oscilatoare, SPI Flash, codec audio, afișaj TFT, afișaj OLED, GPIO, Pmods și conector de expansiune
• 1.8 V: DDR2, USB-JTAGControler /USB-UART, I/O FPGA și GPIO
• 1.2V: nucleu FPGA și nucleu Ethernet PHY

Sistemul Adept
Adept are o interfață de configurare simplificată. Pentru a programa placa Anvyl folosind Adept, mai întâi configurați placa și inițializați software-ul:

• conectați și atașați sursa de alimentare
• conectați cablul USB la computer și la portul USB PROG de pe placă
• porniți software-ul Adept
• porniți comutatorul de alimentare al lui Anvyl
• așteptați ca FPGA să fie recunoscut

Utilizați funcția de navigare pentru a asocia .bitul dorit file cu FPGA și faceți clic pe butonul Program. Configurația file va fi trimis la FPGA și o casetă de dialog va indica dacă programarea a avut succes. LED-ul de configurare „terminat” se va aprinde după ce FPGA a fost configurat cu succes. Înainte de a începe secvența de programare, Adept se asigură că orice configurație selectată fileE-urile conțin codul de ID FPGA corect – acest lucru previne .bit incorect files de a fi trimise la FPGA. Pe lângă bara de navigare și butoanele de navigare și program, interfața de configurare oferă un buton Inițializare lanț, o fereastră de consolă și o bară de stare. Butonul Initialize Chain este util dacă comunicațiile USB cu placa au fost întrerupte. Fereastra consolei afișează starea curentă, iar bara de stare arată progresul în timp real la descărcarea unei configurații file.

Memorie DDR2
Un singur cip de memorie DDR1 de 2 Gbit este condus din blocul controlerului de memorie din Spartan-6 FGPA. Dispozitivul DDR2, un MT47H64M16HR-25E sau echivalent, oferă o magistrală pe 16 biți și 64 de milioane de locații. Placa Anvyl a fost testată pentru funcționarea DDR2 la o rată de date de până la 800 MHz. Interfața DDR2 urmează ghidurile de conectare și rutare specificate în Ghidul utilizatorului Xilinx Memory Interface Generator (MIG). Interfața acceptă semnalizarea SSTL18, iar toate adresele, datele, ceasurile și semnalele de control sunt adaptate în întârziere și controlate prin impedanță. Sunt furnizate două perechi de semnale de ceas DDR2 bine potrivite, astfel încât DDR-ul să poată fi condus cu ceasuri cu distorsiuni reduse de la FPGA.

Memorie flash
Placa Anvyl folosește un dispozitiv de memorie flash serială Numonyx N128Q25 de 128 Mbit (organizat ca 16 Mbit cu 8) pentru stocarea nevolatilă a configurației FPGA files. Flash-ul SPI poate fi programat cu un .mcs file folosind software-ul iMPACT. O configurație FPGA file necesită mai puțin de 12 Mbiți, lăsând 116 Mbiți disponibili pentru datele utilizatorului. Datele pot fi transferate către și de pe un PC către/de pe dispozitivul flash prin aplicații utilizator sau prin facilități încorporate în iMPACT PROM file software de generare. Modelele de utilizator programate în FPGA pot, de asemenea, transfera date către și de pe bliț.
Un program de testare/demonstrație a plăcii este încărcat în SPI Flash în timpul producției.

Ethernet PHY
Placa Anvyl include un SMSC 10/100 mbps PHY (LAN8720A-CP-TR) asociat cu un conector RJ-11 Halo HFJ2450-45E. PHY este conectat la FPGA folosind o configurație RMII. Este configurat să pornească în modul „Toate capabili, cu negocierea automată activată” la pornire. Fișa de date pentru SMSC PHY este disponibilă de la SMSC website-ul.

Ieșire HDMI
Placa Anvyl conține un port de ieșire HDMI fără tampon. Portul fără tampon folosește un conector HDMI de tip A. Deoarece sistemele HDMI și DVI folosesc același standard de semnalizare TMDS, un adaptor simplu (disponibil la majoritatea magazinelor de electronice) poate fi folosit pentru a conduce un conector DVI de la portul de ieșire HDMI. Conectorul HDMI nu include semnale VGA, astfel încât afișajele analogice nu pot fi conduse.
Conectorii HDMI cu 19 pini includ patru canale de date diferențiale, cinci conexiuni GND, o magistrală CEC (Consumer Electronics Control) cu un singur fir, o magistrală Display Data Channel (DDC) cu două fire care este în esență o magistrală I2C, o magistrală Hot Plug Detect. (HPD), un semnal de 5V capabil să furnizeze până la 50mA și un pin rezervat (RES). Dintre acestea, canalele de date diferențiale, magistrala I2C și CEC sunt conectate la FPGA.

VGA
Anvyl oferă o interfață VGA pe 12 biți care permite afișarea de până la 4096 de culori pe un monitor VGA standard. Cele cinci semnale VGA standard Roșu, Verde, Albastru, Sincronizare orizontală (HS) și Sincronizare verticală (VS) sunt direcționate direct de la FPGA la conectorul VGA. Există patru semnale direcționate de la FPGA pentru fiecare dintre semnalele de culoare VGA standard, rezultând un sistem video care poate produce 4,096 de culori. Fiecare dintre aceste semnale are un rezistor în serie care, atunci când este combinat în circuit, formează un divizor cu rezistența de terminare de 75 ohmi a afișajului VGA. Aceste circuite simple asigură că semnalele video nu pot depăși volumul maxim specificat de VGAtage, și rezultă semnale de culoare care sunt fie complet pornite (.7V), complet oprite (0V) sau undeva între ele.

Figura 2. Interfață VGA.

 

Figura 3. Conector HD DB-15, modelul orificiilor PCB, alocarea pinilor și maparea semnalului de culoare.

Se utilizează afișaje VGA bazate pe CRT ampfascicule de electroni în mișcare (sau raze catodice) modulate la litură pentru a afișa informații pe un ecran acoperit cu fosfor. Ecranele LCD folosesc o serie de comutatoare care pot impune un volum de volumtage pe o cantitate mică de cristale lichide, modificând astfel permisivitatea luminii prin cristal pe bază de pixel cu pixel. Deși următoarea descriere este limitată la afișajele CRT, afișajele LCD au evoluat pentru a utiliza aceleași sincronizari de semnal ca și afișajele CRT (deci discuția despre „semnale” de mai jos se referă atât la CRT, cât și la LCD-uri). Ecranele CRT color utilizează trei fascicule de electroni (unul pentru roșu, unul pentru albastru și unul pentru verde) pentru a energiza fosforul care acoperă partea interioară a capătului afișajului a unui tub catodic (vezi Fig. 1). Fasciculele de electroni emană de la „tunuri de electroni”, care sunt catozi încălziți cu vârfuri fin, plasați în imediata apropiere a unei plăci inelare încărcate pozitiv numită „grilă”. Forța electrostatică impusă de rețea trage raze de electroni energizați din catozi, iar acele raze sunt alimentate de curentul care curge în catozi. Aceste raze de particule sunt inițial accelerate către rețea, dar în curând cad sub influența forței electrostatice mult mai mari care rezultă din încărcarea întregii suprafețe de afișare acoperită cu fosfor a CRT-ului la 20 kV (sau mai mult). Razele sunt focalizate pe un fascicul fin pe măsură ce trec prin centrul grilelor și apoi accelerează pentru a impacta suprafața de afișare acoperită cu fosfor. Suprafața fosforului strălucește puternic în punctul de impact și continuă să strălucească câteva sute de microsecunde după ce fasciculul este îndepărtat. Cu cât curentul introdus în catod este mai mare, cu atât fosforul va străluci mai puternic.

Între grilă și suprafața de afișare, fasciculul de electroni trece prin gâtul CRT unde două bobine de sârmă produc câmpuri electromagnetice ortogonale. Deoarece razele catodice sunt compuse din particule încărcate
(electroni), ei pot fi deviați de aceste câmpuri magnetice. Formele de undă curente sunt trecute prin bobine pentru a produce câmpuri magnetice care interacționează cu razele catodice și le determină să traverseze suprafața afișajului într-un model „raster”, orizontal de la stânga la dreapta și vertical de sus în jos. Pe măsură ce razele catodice se deplasează pe suprafața afișajului, curentul trimis către tunurile de electroni poate fi crescut sau micșorat pentru a modifica luminozitatea afișajului la punctul de impact al razelor catodice.

Sincronizarea sistemului VGA
Timpurile semnalului VGA sunt specificate, publicate, protejate prin drepturi de autor și vândute de organizația VESA (www.vesa.org). Următoarele informații de sincronizare a sistemului VGA sunt furnizate ca exempluampdespre modul în care un monitor VGA poate fi condus cu o rezoluție de 640×480. Pentru informații mai precise sau pentru informații despre alte frecvențe VGA, consultați documentația disponibilă la VESA website-ul.
Informațiile sunt afișate numai atunci când fasciculul se mișcă „înainte” (de la stânga la dreapta și de sus în jos), și nu în timpul în care fasciculul este resetat înapoi la marginea din stânga sau de sus a afișajului. O mare parte din timpul potențial de afișare se pierde, prin urmare, în perioadele de „deschire”, când fasciculul este resetat și stabilizat pentru a începe o nouă trecere de afișare orizontală sau verticală. Dimensiunea fasciculelor, frecvența la care fasciculul poate fi urmărit pe afișaj și frecvența la care fasciculul de electroni poate fi modulat determină rezoluția afișajului. Ecranele VGA moderne pot găzdui diferite rezoluții, iar un circuit de controler VGA dictează rezoluția producând semnale de sincronizare pentru a controla modelele raster. Controlerul trebuie să producă impulsuri de sincronizare la 3.3 V (sau 5 V) pentru a seta frecvența la care curge curentul prin bobinele de deviație și trebuie să se asigure că datele video sunt aplicate tunurilor cu electroni la momentul corect. Afișajele video raster definesc un număr de „rânduri” care corespunde numărului de treceri orizontale pe care le face catodul peste zona de afișare și un număr de „coloane” care corespunde unei zone de pe fiecare rând care este atribuită unui „element de imagine” sau pixel. Afișajele tipice folosesc de la 240 la 1200 de rânduri și de la 320 la 1600 de coloane. Dimensiunea totală a unui afișaj și numărul de rânduri și coloane determină dimensiunea fiecărui pixel.

Datele video provin de obicei dintr-o memorie de reîmprospătare video, cu unul sau mai mulți octeți alocați fiecărei locații de pixel (Anvyl folosește patru biți per pixel). Controlerul trebuie să se indexeze în memoria video pe măsură ce fasciculele se deplasează pe ecran și să preia și să aplice date video pe afișaj exact în momentul în care fasciculul de electroni se mișcă pe un anumit pixel.

Un circuit controler VGA trebuie să genereze semnalele de sincronizare HS și VS și să coordoneze livrarea datelor video pe baza ceasului pixelilor. Ceasul pixelilor definește timpul disponibil pentru afișarea unui pixel de informații. Semnalul VS definește frecvența de „reîmprospătare” a afișajului sau frecvența la care toate informațiile de pe afișaj sunt redesenate. Frecvența minimă de reîmprospătare este o funcție de intensitatea fasciculului de fosfor și electroni a afișajului, frecvențele practice de reîmprospătare care se încadrează în intervalul de la 50Hz la 120Hz. Numărul de linii care trebuie afișate la o anumită frecvență de reîmprospătare definește frecvența de „retracere” orizontală. Pentru un afișaj de 640 de pixeli pe 480 de rânduri care utilizează un ceas de pixeli de 25 MHz și o reîmprospătare de 60 +/-1 Hz, pot fi obținute momentele semnalului afișate în tabelul de mai jos. Timpurile pentru lățimea pulsului de sincronizare și intervalele de verandă din față și din spate (intervalele de verandă sunt timpii de puls pre- și post-sincronizare în care informațiile nu pot fi afișate) se bazează pe observații luate de pe afișajele VGA reale.
Un circuit controler VGA decodifică ieșirea unui contor de sincronizare orizontală condus de ceasul pixelilor pentru a genera sincronizarea semnalului HS. Acest contor poate fi folosit pentru a localiza orice locație de pixeli pe un anumit rând.

De asemenea, ieșirea unui contor de sincronizare verticală care crește cu fiecare impuls HS poate fi utilizată pentru a genera sincronizarea semnalului VS, iar acest contor poate fi folosit pentru a localiza orice rând dat. Aceste două contoare care rulează continuu pot fi folosite pentru a forma o adresă în memoria RAM video. Nu este specificată nicio relație de timp între debutul pulsului HS și debutul pulsului VS, astfel încât proiectantul poate aranja contoarele pentru a forma cu ușurință adrese RAM video sau pentru a minimiza logica de decodare pentru generarea impulsului de sincronizare.

Audio (I2S)
Placa Anvyl include un codec audio Analog Devices SSM2603CPZ (IC5) cu patru mufe audio de 1/8″ pentru ieșire linie (J7), ieșire căști (J6), intrare linie (J9) și intrare microfon (J8). .
Date audio sampling la până la 24 de biți și 96 KHz este acceptat, iar intrarea audio (înregistrare) și ieșire audio (redare) suntamptarifele de ling pot fi setate independent. Mufa pentru microfon este mono, iar toate celelalte mufe sunt stereo. Mufa pentru căști este condusă de codul intern al codecului audio amplifier. Fișa de date pentru codecul audio SSM2603CPZ este disponibilă de la Analog Devices website-ul.

Afișaj TFT cu ecran tactil
Pe Anvyl este utilizat un ecran LCD cu iluminare din spate LED, cu format larg de 4.3 inchi. Ecranul are un afișaj cu rezoluție nativă de 480×272 cu o adâncime de culoare de 24 de biți per pixel. Un ecran tactil rezistiv cu patru fire cu acoperire anti-orbire acoperă întreaga zonă de afișare activă. Ecranul LCD și ecranul tactil pot fi utilizate independent. Citirile la atingere sunt mai zgomotoase atunci când LCD-ul este pornit, dar puteți filtra zgomotul și, în continuare, puteți obține un s rapid.ample rate. Dacă aveți nevoie de precizie maximă și sample rate, ar trebui să opriți LCD-ul în timpul ecranului tactilampling.
Pentru a afișa o imagine, ecranul LCD trebuie să fie condus continuu cu date sincronizate corespunzător. Aceste date constau din liniile și perioadele de golire care formează cadre video. Fiecare cadru constă din 272 de linii active și mai multe linii de golire verticale. Fiecare linie constă din 480 de perioade de pixeli active și mai multe perioade orizontale de golire.
Pentru informații suplimentare despre utilizarea afișajului TFT, consultați manualul de referință Vmod-TFT. Anvyl și Vmod-TFT folosesc același hardware de afișare și necesită aceleași semnale de control. Modelele de referință care utilizează afișajul TFT cu ecran tactil Anvyl pot fi găsite pe pagina produsului Anvyl.

OLED
Pe Anvyl este utilizat un display OLED Inteltronic/Wisechip UG-2832HSWEG04. Acesta oferă un afișaj monocrom cu matrice pasivă de 128×32 pixeli. Dimensiunea afișajului este de 30 mm x 11.5 mm x 1.45 mm. O interfață SPI este utilizată pentru a configura afișajul, precum și pentru a trimite datele bitmap către dispozitiv. Anvyl OLED afișează ultima imagine desenată pe ecran până când este oprit sau o nouă imagine este desenată pe afișaj. Reîmprospătarea și actualizarea sunt gestionate intern.
Anvyl conține același circuit OLED ca și PmodOLED, cu excepția faptului că CS# este redus, permițând afișarea în mod implicit. Pentru informații suplimentare despre conducerea Anvyl OLED, consultați manualul de referință PmodOLED. Modelele de referință care utilizează afișajul OLED Anvyl pot fi găsite pe pagina produsului Anvyl.

Pod USB-UART (port serial)
Anvyl include o punte USB-UART FTDI FT2232HQ pentru a permite aplicațiilor PC să comunice cu placa folosind comenzile standard ale portului COM Windows. Drivere gratuite pentru portul USB-COM, disponibile pe www.ftdichip.com, sub titlul „Virtual Com Port” sau VCP, convertesc pachetele USB în date UART/portului serial. Datele portului serial sunt schimbate cu FPGA folosind un port serial cu două fire (TXD/RXD) și controlul fluxului software (XON/XOFF). După ce driverele sunt instalate, comenzile I/O de pe PC direcționate către portul COM vor produce trafic de date seriale pe pinii FPGA T19 și T20.

FT2232HQ, atașat la portul J12, este, de asemenea, folosit ca controler pentru Digilent USB-JTAG circuite, dar aceste două funcții se comportă complet independent una de cealaltă. Programatorii interesați să folosească funcționalitatea UART a FT2232 în designul lor nu trebuie să-și facă griji cu privire la JTAG circuitele care interferează cu datele lor și invers.

Gazde HID USB
Două microcontrolere Microcip PIC24FJ128GB106 oferă Anvyl capacitatea de gazdă USB HID. Firmware-ul din microcontrolere poate conduce un mouse sau o tastatură atașată la conectorii USB de tip A la J13 și

Etichetat J14
„HID” și „HOST”. Hub-urile nu sunt acceptate, astfel încât doar un singur mouse sau o singură tastatură poate fi utilizat la fiecare port.

Figura 9. Interfață USB HID.

PIC24 „HOST” conduce patru semnale în FPGA – două sunt dedicate ca port pentru tastatură/mouse urmând protocolul PS/2, iar două sunt conectate la portul de programare serial cu două fire al FPGA, astfel încât FPGA poate fi programat dintr-un file stocate pe un stick de memorie USB. Pentru a programa FPGA, atașați un stick de memorie formatat FAT care conține o singură programare .bit file în directorul rădăcină, încărcați JP2 și ciclați alimentarea plăcii. Acest lucru va face ca procesorul PIC să programeze FPGA și orice bit incorect files vor fi automat respinse. Rețineți că PIC24 citește modul FPGA, init și pinii terminați și poate conduce pinul PROG ca parte a secvenței de programare.

Controler HID
Pentru a accesa un controler gazdă USB, modelele EDK pot folosi nucleul standard PS/2 (designurile non-EDK pot folosi o simplă mașină de stat).

Mouse-urile și tastaturile care utilizează protocolul PS/2 folosesc o magistrală serială cu două fire (ceas și date) pentru a comunica cu un dispozitiv gazdă. Ambele folosesc cuvinte de 1 biți care includ un bit de pornire, oprire și paritate impară, dar pachetele de date sunt organizate diferit, iar interfața tastaturii permite transferuri de date bidirecționale (astfel dispozitivul gazdă poate aprinde LED-urile de stare de pe tastatură). Orarul autobuzului este prezentat în figură. Ceasul și semnalele de date sunt conduse numai atunci când au loc transferuri de date și, în caz contrar, sunt menținute în starea inactivă la „11” logic. Timingurile definesc cerințele de semnal pentru comunicațiile mouse-la-gazdă și comunicațiile bidirecționale de la tastatură. Un circuit de interfață PS/1 poate fi implementat în FPGA pentru a crea o interfață de tastatură sau mouse.

Tastatura
Tastatura folosește drivere open-collector, astfel încât tastatura, sau un dispozitiv gazdă atașat, poate conduce magistrala cu două fire (dacă dispozitivul gazdă nu va trimite date la tastatură, atunci gazda poate folosi porturi doar de intrare).
Tastaturile în stil PS/2 folosesc coduri de scanare pentru a comunica datele apăsate de taste. Fiecărei taste i se atribuie un cod care este trimis ori de câte ori este apăsată tasta. Dacă tasta este apăsată, codul de scanare va fi trimis în mod repetat aproximativ o dată la 100 ms. Când o tastă este eliberată, este trimis un cod de tastare F0 (binar „11110000”), urmat de codul de scanare al tastei eliberate. Dacă o tastă poate fi deplasată pentru a produce un nou caracter (cum ar fi o literă majusculă), atunci un caracter de schimbare este trimis în plus față de codul de scanare, iar gazda trebuie să determine ce caracter ASCII să folosească. Unele taste, numite chei extinse, trimit un E0 (binar „11100000”) înaintea codului de scanare (și pot trimite mai mult de un cod de scanare). Când o tastă extinsă este eliberată, este trimis un cod de tastare E0 F0, urmat de codul de scanare. Codurile de scanare pentru majoritatea cheilor sunt prezentate în figură. Un dispozitiv gazdă poate trimite și date către tastatură. Mai jos este o listă scurtă a unor comenzi comune pe care o gazdă le poate trimite.

• ED: Setați LED-urile Num Lock, Caps Lock și Scroll Lock. Tastatura revine FA după primirea ED, apoi gazda trimite un octet pentru a seta starea LED-ului: bit 0 setează Scroll Lock, bit 1 setează Num Lock și bit 2 setează Caps lock. Biții de la 3 la 7 sunt ignorați.
• EE: Ecou (test). Tastatura returnează EE după ce a primit EE.
• F3: Setați rata de repetare a codului de scanare. Tastatura returnează F3 la primirea FA, apoi gazda trimite al doilea octet pentru a seta rata de repetare.
• FE: Retrimiteți. FE direcționează tastatura pentru a retrimite cel mai recent cod de scanare.
• FF: Resetați. Resetează tastatura.

Tastatura poate trimite date către gazdă numai atunci când atât liniile de date, cât și cele de ceas sunt ridicate (sau inactiv). Deoarece gazda este masterul magistralei, tastatura trebuie să verifice dacă gazda trimite date înainte de a conduce autobuzul. Pentru a facilita acest lucru, linia ceasului este folosită ca semnal „liber pentru a trimite”. Dacă gazda reduce linia ceasului, tastatura nu trebuie să trimită date până când ceasul este eliberat. Tastatura trimite date către gazdă în cuvinte de 11 biți care conțin un bit de pornire „0”, urmat de 8 biți de cod de scanare (LSB mai întâi), urmat de un bit de paritate impar și terminat cu un bit de oprire „1”. Tastatura generează 11 tranziții de ceas (la 20 la 30KHz) atunci când datele sunt trimise, iar datele sunt valabile pe frontul descendent al ceasului.

Nu toți producătorii de tastaturi respectă cu strictețe specificațiile PS/2; este posibil ca unele tastaturi să nu producă semnalizarea adecvatătages sau utilizați protocoalele de comunicare standard. Compatibilitatea cu gazda USB poate varia între diferite tastaturi. 1

Codurile de scanare pentru majoritatea cheilor PS/2 sunt prezentate în figura de mai jos.

Mouse
Mouse-ul emite un semnal de ceas și date atunci când este mutat, în caz contrar, aceste semnale rămân la „1” logic. De fiecare dată când mouse-ul este mutat, trei cuvinte de 11 biți sunt trimise de la mouse către dispozitivul gazdă. Fiecare dintre cuvintele de 11 biți conține un bit de pornire „0”, urmat de 8 biți de date (LSB mai întâi), urmat de un bit de paritate impar și terminat cu un bit de oprire „1”. Astfel, fiecare transmisie de date conține 33 de biți, unde biții 0, 11 și 22 sunt biți de pornire „0”, iar biții 11, 21 și 33 sunt biți de oprire „1”. Cele trei câmpuri de date pe 8 biți conțin date de mișcare, așa cum se arată în figura de mai sus. Datele sunt valabile la marginea descendentă a ceasului, iar perioada de ceas este de la 20 la 30 KHz.
Mouse-ul presupune un sistem de coordonate relativ în care deplasarea mouse-ului spre dreapta generează un număr pozitiv în câmpul X, iar deplasarea spre stânga generează un număr negativ. De asemenea, mutarea mouse-ului în sus generează un număr pozitiv în câmpul Y, iar deplasarea în jos reprezintă un număr negativ (biții XS și YS din octetul de stare sunt biții semn – un „1” indică un număr negativ). Mărimea numerelor X și Y reprezintă rata de mișcare a mouse-ului – cu cât numărul este mai mare, cu atât mouse-ul se mișcă mai repede (biții XV și YV din octetul de stare sunt indicatori de depășire a mișcării – un „1” înseamnă că a avut loc o depășire) . Dacă mouse-ul se mișcă continuu, transmisiile pe 33 de biți sunt repetate la fiecare 50 de ms sau cam asa ceva. Câmpurile L și R din octetul de stare indică apăsarea butoanelor Stânga și Dreapta (un „1” indică faptul că butonul este apăsat).

Tastatura
Tastatura Anvyl are 16 taste etichetate (0-F). Este configurat ca o matrice în care fiecare rând de butoane de la stânga la dreapta este legat de un pin de rând, iar fiecare coloană de sus în jos este legată de un pin de coloană. Acest lucru oferă utilizatorului patru pini de rând și patru pini de coloană pentru a adresa o apăsare de buton. Când un buton este apăsat, pinii corespunzători rândului și coloanei acelui buton sunt conectați.
Pentru a citi starea unui buton, pinul de coloană în care se află butonul trebuie să fie condus jos, în timp ce ceilalți trei știfturi de coloană sunt conduși sus. Acest lucru activează toate butoanele din acea coloană. Când un buton din acea coloană este apăsat, pinul de rând corespunzător va citi logica scăzută.
Starea tuturor celor 16 butoane poate fi determinată într-un proces în patru pași, activând fiecare dintre cele patru coloane pe rând. Acest lucru poate fi realizat prin rotirea unui model „1110” prin știfturile coloanei. În timpul fiecărui pas, nivelurile logice ale pinii rândului corespund stării butoanelor din acea coloană.

Pentru a permite apăsarea simultană a butoanelor pe același rând, configurați în schimb pinii coloanei ca bidirecționali cu rezistențe interne de tragere și mențineți coloanele care nu sunt citite în prezent la impedanță ridicată.

Oscilatoare/Ceasuri
Placa Anvyl include un singur oscilator Crystal de 100 MHz conectat la pinul D11 (D11 este o intrare GCLK în banca 0). Ceasul de intrare poate conduce una sau toate cele patru piese de gestionare a ceasului din Spartan-6. Fiecare piesă include doi Manageri de ceas digital (DCM) și o buclă blocată în fază (PLL). cu orice număr întreg de la 0 la 90 sau 180, 270, 2... 16 și două ieșiri de ceas antifază care pot fi multiplicate cu orice număr întreg de la 1.5 la 2.5 și împărțite simultan cu orice număr întreg de la 3.5 la 7.5.

PLL-urile folosesc Voltage Oscilatoare controlate (VCO) care pot fi programate pentru a genera frecvențe în intervalul de la 400MHz la 1080MHz prin setarea a trei seturi de separatoare programabile în timpul configurării FPGA. Ieșirile VCO au opt ieșiri egal distanțate (0º, 45º, 90º, 135º, 180º, 225º, 270º și 315º) care pot fi împărțite la orice număr întreg între 1 și 128.

I / O de bază
Placa Anvyl include paisprezece LED-uri (zece roșii, două galbene și două verzi), opt comutatoare glisante, opt comutatoare DIP în două grupuri, patru butoane, trei afișaje cu două cifre și șapte segmente și o placă de breadboard cu 630 de puncte de legătură cu zece I/O-uri digitale. Butoanele, comutatoarele glisante și comutatoarele DIP sunt conectate la FPGA prin intermediul rezistențelor în serie pentru a preveni deteriorarea cauzată de scurtcircuite accidentale (ar putea apărea un scurtcircuit dacă un pin FPGA atribuit unui buton sau comutator glisant a fost definit din neatenție ca o ieșire). Butoanele sunt întrerupătoare „de moment” care generează în mod normal o putere scăzută atunci când sunt în repaus și o putere mare doar când sunt apăsate. Comutatoarele glisante și comutatoarele DIP generează intrări constante mari sau scăzute, în funcție de poziția lor. Cele zece I/O-uri digitale (BB1 – BB10) sunt conectate direct la FPGA, astfel încât să poată fi încorporate cu ușurință în circuite personalizate.

Butoane de apăsare	Comutatoare glisante	Comutatoare DIP	LED-uri			Breadboard
BTN0: E6	SW0: V5	DIP8-1: G6	LD0: W3	LD9: R7	BB1: AB20		BB9: R19
BTN1: D5	SW1: U4	DIP8-2: G4	LD1: Y4	LD10: U6	BB2: P17		BB10: V19
BTN2: A3	SW2: V3	DIP8-3: F5	LD2: Y1	LD11: T8	BB3: P18
BTN3: AB9	SW3: P4	DIP8-4: E5	LD3: Y3	LD12: T7	BB4: Y19
	SW4: R4	DIP9-1: F8	LD4: AB4	LD13: W4	BB5: Y20
	SW5: P6	DIP9-2: F7	LD5: W1	LD14: U8	BB6: R15
	SW6: P5	DIP9-3: C4	LD6: AB3		BB7: R16
	SW7: P8	DIP9-4: D3	LD7: AA4		BB8: R17

Tabelul 1. Pinout I/O de bază.

Afișaj cu șapte segmente

Placa Anvyl conține trei afișaje LED cu șapte segmente cu catod comun din 2 cifre. Fiecare dintre cele două cifre este compusă din șapte segmente aranjate într-un model „figura opt”, cu un LED încorporat în fiecare segment. LED-urile cu segmente pot fi iluminate individual, astfel încât oricare dintre cele 128 de modele poate fi afișat pe o cifră prin iluminarea anumitor segmente LED și lăsând pe celelalte întunecate. Dintre aceste 128 de modele posibile, cele zece corespunzătoare cifrelor zecimale sunt cele mai utile.
Semnalele catodice comune sunt disponibile sub formă de șase semnale de intrare „activare cifre” către cele trei afișaje cu 2 cifre. Anozii segmentelor similare de pe toate cele șase cifre sunt conectați în șapte noduri de circuit etichetate de la AA la AG (deci, de exempluampi, cei șase anozi „D” din cele șase cifre sunt grupați într-un singur nod de circuit numit „AD”). Aceste șapte semnale anodice sunt disponibile ca intrări pentru afișajele cu 2 cifre. Această schemă de conectare a semnalului creează un afișaj multiplexat, în care semnalele anodului sunt comune tuturor cifrelor, dar pot ilumina doar segmentele cifrei al căror semnal catodic corespunzător este afirmat.

Un circuit de control al afișajului de scanare poate fi utilizat pentru a afișa un număr din două cifre pe fiecare afișaj. Acest circuit conduce semnalele catodice și modelele anodice corespunzătoare ale fiecărei cifre într-o succesiune repetată, continuă, la o rată de actualizare care este mai rapidă decât răspunsul ochiului uman. Fiecare cifră este iluminată doar o șesime din timp, dar deoarece ochiul nu poate percepe întunecarea unei cifre înainte de a fi iluminată din nou, cifra apare iluminată continuu. Dacă rata de actualizare (sau „reîmprospătare”) este încetinită până la un anumit punct (aproximativ 45 de herți), atunci majoritatea oamenilor vor începe să vadă pâlpâirea afișajului.
Pentru ca fiecare dintre cele șase cifre să pară strălucitoare și iluminată continuu, fiecare cifră ar trebui să fie transmisă o dată la 1 până la 16 ms (pentru o frecvență de reîmprospătare de la 1 KHz la 60 Hz). De exampÎntr-o schemă de reîmprospătare de 60 Hz, întregul afișaj va fi reîmprospătat o dată la 16 ms, iar fiecare cifră ar fi iluminată pentru 1/6 din ciclul de reîmprospătare, sau 2.67 ms. Controlerul trebuie să se asigure că este prezent modelul corect al anodului atunci când este condus semnalul catodic corespunzător. Pentru a ilustra procesul, dacă Cat1 este afirmat în timp ce AB și AC sunt afirmate, atunci va fi afișat un „1” în poziția cifrei 1. Apoi, dacă Cat2 este afirmat în timp ce sunt afirmate AA, AB și AC, atunci va fi afișat un „7” să fie afișat în poziția cifrei 2. Dacă Cat1 și AB, AC sunt conduse timp de 8 ms, iar apoi Cat2 și AA, AB, AC sunt conduse timp de 8 ms într-o succesiune nesfârșită, afișajul va afișa „17”. Un exampDiagrama de timp pentru un controler cu două cifre este prezentată mai jos.

Contoare de expansiune
Placa Anvyl are un conector cu 2 × 20 de pini și șapte porturi Pmod cu 12 pini. Porturile Pmod sunt conectori femele 2×6 în unghi drept, de 100 mil, care funcționează cu antete standard de 2×6 pini disponibile de la o varietate de distribuitori de catalog. Fiecare port Pmod cu 12 pini oferă două semnale VCC de 3.3 V (pinii 6 și 12), două semnale de masă (pinii 5 și 11) și opt semnale logice. Pinii VCC și Ground pot furniza până la 1A de curent. Semnalele de date Pmod nu sunt perechi potrivite și sunt direcționate folosind cele mai bune piste disponibile fără control al impedanței sau potrivire întârziere. Digilent produce o colecție mare de plăci accesorii Pmod care se pot atașa la porturile Pmod. Avem un set de Pmoduri recomandate pentru Anvyl numit „Anvyl Pmod Pack”.

Conectorul de expansiune cu 40 de pini are 32 de semnale I/O care sunt partajate cu Pmods JD, JE, JF și JG. De asemenea, oferă conexiuni GND, VCC3V3 și VCC5V0.

Pmod JA	Pmod JB	Pmod JC	Pmod JD	Pmod JE	Pmod JF	Pmod JG
JA1: AA18	JB1: Y16	JC1: Y10	JD1: AB13	JE1: U10	JF1: V7	JG1: V20
JA2: AA16	JB2: AB14	JC2: AB12	JD2: Y12	JE2: V9	JF2: W6	JG2: T18
JA3: Y15	JB3: Y14	JC3: AB11	JD3: T11	JE3: Y8	JF3: Y7	JG3: D17
JA4: V15	JB4: U14	JC4: AB10	JD4: W10	JE4: AA8	JF4: AA6	JG4: B18
JA7: AB18	JB7: AA14	JC7: AA12	JD7: W12	JE7: U9	JF7: W8	JG7: T17
JA8: AB16	JB8: W14	JC8: Y11	JD8: R11	JE8: W9	JF8: Y6	JG8: A17
JA9: AB15	JB9: T14	JC9: AA10	JD9: V11	JE9: Y9	JF9: AB7	JG9: C16
JA10: W15	JB10: W11	JC10: Y13	JD10: T10	JE10: AB8	JF10: AB6	JG10: A18

Tabelul 2. Pmod pinout.

Drepturi de autor Digilent, Inc. Toate drepturile rezervate.
Alte nume de produse și companii menționate pot fi mărci comerciale ale proprietarilor respectivi.

Documente/Resurse

Placa DIGILENT Anvyl FPGA [pdfManual de utilizare XC6SLX45-CSG484-3, Placă Anvyl FPGA, Placă Anvyl FPGA

Referințe

• Manual de utilizare